ชุดทดลอง DIGITAL LAB CPLD XC9572

Complex Programmable Logic Device In-System Programmable CPLD 72 macrocells 1600 usable gate

ประเสริฐ กมลภพตระกูล ¹ ศิริวรรณ คำภักดี ²

ต่อกันอยู่เป็นกลุ่ม มีทั้งวงจรคอมบิเนชั่น Macrocells (Combination) และ ซีเควลเชียล(Sequential) อีกทั้งยังมีความ ้ยืดหยุ่นในการออกแบบวงจรสูงคือ สามารถกำหนดโครงสร้าง การทำงานภายในไอซี CPLD ได้อย่างอิสระ โดยไอซี CPLD นี้ จะเป็นไอซีประเภทเคียวกับไอซี เอฟพีจีเอ (FPGA = Field Programmable Gate Arrays) จะต่างกันตรงที่ไอซี CPLD เมื่อ ทำการโปรแกรมแล้วข้อมูลจะไม่ศูนย์หายแม้จะไม่มีไฟเลี้ยง ้ง่ายให้ก็ตาม ส่วน FPGA ข้อมูลที่โปรแกรมจะเกิดการสูญหาย เมื่อเราหยุดจ่ายไฟให้กับตัวไอซี จึงจำเป็นต้องมี IC PROM เก็บข้อมูล แต่ไอซีประเภทนี้จะมีวงจรโครงสร้าง และฟังก์ชัน การทำงานที่ซับซ้อนกว่า CPLD ซึ่งโดยทั่วไปไอซีประเภท FPGA จะถูกใช้เป็นต้นแบบในการสร้างวงจรขนาดกลางจนถึง ้วงจรขนาดใหญ่มากๆ หรือ ทดลองออกแบบไอซีต่างๆ เช่น การออกแบบ Microprocessor หรือ Network Device เป็นต้น ซึ่งผู้ออกแบบสามารถทำได้เองโดยไม่ต้องไปพึ่งโรงงาน อีกทั้ง การตรวจสอบ หรือการจำลองการทำงานยังทำได้ง่าย และยังมี เครื่องมือที่ช่วยในการพัฒนางานทางด้านนี้อีกมากมาย

บทความนี้จะนำเสนอการออกแบบและสร้างชุดทคลอง ที่ใช้ออกแบบวงจรดิจิตอลโดยใช้ชิป CPLD ของบริษัท Xilinx เบอร์ XC9572 เพื่อให้ผู้ทดลองได้เรียนรู้การออกแบบวงจรรวม ดิจิตอลตั้งแต่ขั้นพื้นฐานจนไปถึงการโปรแกรมวงจรลงชิป CPLD ด้วยคอมพิวเตอร์และซอฟต์แวร์ทูล (Software Tool) โดยใช้โปรแกรม Xilinx Integrated Software Environment

1 บทนำ

การออกแบบวงจรดิจิตอลขนาดเล็กโดยปกติจะนิยมให้ ชิพหรือไอซีมาตรฐาน เช่น ไอซี CMOS ตระกูล 4000 และ 74HC00 หรือใอซี TTL ตระกูล 74LS00 เป็นต้น ยกตัวอย่าง ใอซี TTL เบอร์ 74LS08 ซึ่งเป็น AND Gate 2 อินพต 4 ตัว หรือ จะเป็น CMOS เบอร์ 74HC393 เป็นวงจรนับใบนารีหรือฐาน สอง 4 บิต 2 ตัว จะเห็นว่าไอซีสำเร็จรูปเหล่านี้จะมีฟังก์ชันการ ทำงานทางลอจิกแบบตายตัว และเป็นวงจรขนาดเล็กอยู่ภายใน เพียงไม่กี่ตัวจึงไม่เหมาะกับงานออกแบบวงจรขนาดใหญ่ หรือ ความถี่สูง เนื่องจากเกิดเวลาล่าช้า (Delay) ขึ้นภายในตัวไอซี และสายสัญญาณ โคยที่ความเร็วของสัญญาณต่างๆ ในลายเส้น ทองแดงของ PCB (ชนิด FR4) หรือสายสัญญาณนั้นจะมีความ เร็ว (ค่ากลางๆ) ประมาณครึ่งหนึ่งของความเร็วแสง หรือ 15-18 เซนติเมตรต่อนาโนวินาที จากข้อจำกัดดังกล่าวทำให้การ ออกแบบแผงวงจรงนาคใหญ่ที่ใช้ความถี่สูงหลายสิบเมกะ เฮิร์ตซ์มีความยุ่งยากมากและอาจทำไม่ได้

ในปี 1997 ใด้มีการกิดค้นใอซีหรือชิพดิจิตอล อเนกประสงก์ที่สามารถโปรแกรมให้มีฟังก์ชันการทำงาน ตามที่ต้องการได้ โดยที่ภายในชิพจะบรรจุวงจรลอจิกพื้นฐานที่ มีฟังก์ชันการทำงานแบบไม่ตายตัวไว้เป็นจำนวนมากเรียกว่า ซีพีแอลดี(CPLD = Complex Programmable Logic Device) CPLD เป็นอุปกรณ์ที่ได้มีการออกแบบวงจรโครงสร้างภายใน เป็นวงจรพื้นฐานต่างๆ เช่น AND array, OR array และ

¹ อาจารย์ , แผนกช่างอิเล็กทรอนิกส์ , โรงเรียนเทค โน โลยีหมู่บ้านครู

² อาจารย์, แผนกช่างอิเล็กทรอนิกส์, โรงเรียนเทคโนโลยีหมู่บ้านครู

(ISE) Schematic Capture ซึ่งสามารถที่จะคาวน์โหลดได้ฟรีจาก เว็บไซต์ http://www.xilink.com

2 วิธีดำเนินการ

การออกแบบโครงสร้างการใช้งานโดยรวมของชุด ทดลอง CPLD XC9572 แสดงดังรูปที่ 1



รูปที่ 1 โครงสร้างการใช้งานของชุคทคลอง CPLD XC9572

 ทึกษาและรวบรวมข้อมูลเกี่ยวกับโครงสร้างของ CPLD XC9572 [1] เช่น ภายในชิพ CPLD ตระกูล XC9572 ของ Xilinx จะประกอบด้วยวงจรที่เป็นส่วนของการทำงาน ได้ แก่ Function Blocks (FB) และ I/O Blocks (IOB) ซึ่งทั้งสอง ส่วน จะถูกเชื่อมต่อกันภายในด้วยการทำงานที่เรียกว่า Fast Connect switch matrix ซึ่งวงจรส่วน Fast Connect switch matrix จะทำงานร่วมกับ Function Blocks ทำให้เกิดวงจรลอจิก ตามที่ได้ออกแบบและโปรแกรมเข้าไว้ในชิพ CPLD โดยชิพ CPLD จะมี Function Block หลายชุด ซึ่งในแต่ละ Function Block จะประกอบด้วยวงจรส่วนที่เรียกว่า Macrocells ภายใน วงจร Macrocell จะประกอบด้วยวงจรรีจิสเตอร์ หรือได้บ-ฟล็อบ ที่สามารถประกอบกันเป็นวงจรรีจิสเตอร์ หรือได้าเตอร์ ได้ ส่วนวงจรที่เรียกว่า I/O Blocks จะทำหน้าที่เป็นตัวเชื่อม ต่อกับขา I/O ของตัวชิพโดยสามารถโปรแกรมให้แต่ละขาเป็น Input / Output ได้



รูปที่ 2 โครงสร้างภายในของ CPLD ตระกูล XC9500

 สึกษาข้อมูลคุณสมบัติของชิพ CPLD XC9572 ใน ส่วนที่เป็นสาระสำคัญ เพื่อนำไปเป็นข้อมูลในการออกแบบ ได้แก่

2.1 CPLD สามารถใช้งานความถี่สูงถึง 125 MHz ใช้ แรงเคลื่อน 5 V และ 3.3 V

2.2 ขา I/O สามารถขับกระแสได้ ถึง 24 mA

2.3 CPLD แต่ละเบอร์สามาถเลือกจำนวน I/O ตาม Package ได้

2.4 เราสามารถเลือกขนาดของ CPLD ใด้ตามข้อมูล
 ของ Data sheet ซึ่งแต่ละเบอร์จะมีจำนวนลอจิกเกตใช้งาน
 (Usable Gates) และจำนวน Register หรือจำนวน Flip-flop ที่
 แตกต่างกัน

Table 1: XC9500 Device Family				
	XC9536	XC9572		
Macrocells	36	72		
Usable Gates	800	1,600		
Registers	36	72		
T _{PD} (ns)	5	7.5		
T _{SU} (ns)	3.5	4.5		
T _{co} (ns)	4.0	4.5		
f _{CNT} (MHz) ⁽¹⁾	100	125		
f _{SYSTEM} (MHz) ⁽²⁾	100	83.3		

Notes:

f_{CNT} = Operating frequency for 16-bit counters

f_{SYSTEM} = Internal operating frequency for general purpose sy

ตารางที่ 1 ข้อมูลคุณสมบัติ CPLD XC9572

Table	2:	Available	Packages	and Device	I/O Pins	(not inc
-------	----	-----------	----------	------------	----------	----------

	XC9536	XC9572	
44-Pin VQFP	34	-	
44-Pin PLCC	34	34	
48-Pin CSP	34	-	
84-Pin PLCC	-	69	
100-Pin TQFP	-	72	
100-Pin PQFP	-	72	
160-Pin PQFP	-	-	
208-Pin HQFP	-	-	
352-Pin BGA	-	-	

ตารางที่ 2 ข้อมูลขาของชิพ CPLD XC9572

 2.5 การเชื่อมต่อการใช้งานด้านอินพุท กับเอ้าพุท ที่มี ขนาดแรงเกลื่อน 5 V เท่ากันตามรูป (a) และที่มีแรงเกลื่อน 3.3
 V ตามรูป (b) จะด้องต่อไฟเลี้ยงขา VCCINT และ VCCIO ที่ก่า แตกต่างกัน



รูปที่ 3 การเชื่อมต่อการใช้งาน CPLD ตระกูล XC9500

ออกแบบชุดทดลอง โดยกำหนดคุณสมบัติดังนี้

3.1 CPLD เบอร์ XC9572(1,600 เกต) PLCC 44 ขา

(PC44) Speed Gate -15

- 3.1 7-Segment แสดงผล จำนวน 4 หลัก
- 3.3 LED แสดงผล 2 สถานะ จำนวน 8 ควง
- 3.4 ออด(Buzzer) จำนวน 1 ตัว
- 3.5 DIP Switch 8 บิต
- 3.6 Push Button Switch 4 ตัว
- 3.7 Oscillator 1 MH





 4) กำหนดการทำงานตามตำแหน่งขาที่ต่ออยู่กับ ฮาร์ดแวร์ภายนอกบนชุดทดลอง ตามตารางที่ 3 และออกแบบ วงจรบอร์ดชุดทดลองชิพ CPLD เบอร์ XC9572 [2] ตามรูปที่
 4,5

L	LED 7-Segment		DIP Sw.		
I/O	Pin NO.	I/O	Pin NO.	I/O	Pin NO.
L1	P14	А	P2	А	P36
L2	P18	в	Р3	в	P37
L3	P19	С	P4	С	P38
L4	P20	D	P8	D	P39
L5	P21	Е	Р9	Е	P40
L6	P24	F	P11	F	P42
L7	P25	G	P12	G	P43
L8	P28	db	P13	Н	P44
Ν	lisc	P18	P14	Push	Button SW.
I/O	Pin NO.	00	Digital 1	I/O	Pin NO.
Buzzer	P1	01	Digital 2	SW.1	P34
OSC	55	10	Digital 3	SW.2	P35
1 MHz	P5	11	Digital 4	SW.3	P36
BCD	Switch			SW.4	P37
I/O	Pin NO.				
1	P27				
2	P28				
4	P29				
8	P33				

ตารางที่ 3 ตำแหน่งขาของชิพ CPLD ที่ต่อกับฮาร์ดแวร์

เมื่อทำการออกแบบและสร้างชุดทดลอง CPLD XC9572 สมบูรณ์แล้ว ผู้ใช้สามารถโปรแกรมวงจรดิจิตอลต่างๆ ลงบอร์ดชุดทดลองได้ง่ายๆ โดยทำการต่อสายเจแท็ก (JTAG) และต่อสายอะแดปเตอร์ (Adaptor) ไฟ 9 โวลท์ หลังจากนั้นจึง ทำการดาวน์โหลดวงจรที่ต้องการลงสู่ชิพ CPLD ในขั้นตอน ก่อนการโปรแกรมวงจรลงชิพจะต้องมีการกำหนดขาตาม ตารางที่ 3 ด้วย

 รักษาวิธีการใช้โปรแกรมบอร์ดชุดทดลองชิพ CPLD XC9572 โดยโปรแกรมที่ใช้คือXilinx Integrated Software Environment(ISE) Schematic Capture (Web Pack 8.1i) เป็นซอฟต์แวร์ที่มีขั้นตอนใช้งานตั้งแต่การสร้างโปรเจก เพื่อเขียนโลจิกไดอะแกรม จนถึงการสร้างอุปกรณ์จริงตาม ใดอะแกรม สามารถทำการโปรแกรมได้ในขณะมีไฟเลี้ยงวงจร ซึ่งเรียกว่า In-System Programming ใช้มาตรฐาน Protocol JTAG แบบ 4 ขั้ว ตามมาตรฐานของ IEEE 1149.1 Boundary-Scan(JTAG) สามารถโปรแกรมซ้ำได้มากกว่า 10,000 ครั้ง โดย วิธีการใช้โปรแกรมแสดงในรูปที่ 5







3 ทดสอบชุดทดลอง CPLD XC9572

ในบทความนี้จะใช้ชุดทดลอง DIGITAL LAB CPLD XC9572 ทดสอบกับวงจรบวกเลขไบนารี่ขนาด 1 บิต ซึ่งแสดง ในรูปที่ 6



รูปที่ 6 ตัวอย่างวงจรบวกเลขไบนารึ่งนาค 1 บิต

1) เปิดโปรแกรม Xilinx ISE 8.1i ตามรูปที่ 7



รูปที่ 7 โปรแกรม Xilinx ISE 8.1i

 เขียนวงจรตามตัวอย่าง เลือกอุปกรณ์ในตำแหน่ง Logic โดยชื่ออุปกรณ์เป็น xor2 และ and2 มีความหมายแทนชื่อ ของ Logic Gate ทั้ง 2 ตามรูปที่ 8



รูปที่ 8 เขียนวงจรลงโปรแกรม

 ต่อสายเข้ากับขาอุปกรณ์เลือก Icon Add Wire เมาส์คลิกเพื่อต่อสาย แล้วลากเมาส์ไปยังจุดที่ต้องการเชื่อมเข้าด้วยกัน ตามรูปที่ 9



 การกำหนดขาสัญญาณของอุปกรณ์เริ่มจาก เปิด หน้าต่าง Process และคลิกที่เครื่องหมายบวกที่ User Constraints แล้ว Double click ที่ Assign Package Pins ตามรูป ที่ 10 (a) กำหนดค่าของพอร์ทอินพุทและพอร์ทเอาท์พุทโดย อ้างอิงในตารางที่ 3 ตามรูปที่ 10 (b)



23	🔋 Design Object List - I/O Pins 📃 🗖 🔀				
	I/O Name	I/O Direction	Loc	Function Block	Macrocell
	A	Input	P36	2	5
	В	Input	P37	2	6
	Cout	Output	P18	3	11
	SUM	Output	P14 💌	3	9
	-	-			

(b)

รูปที่ 10 การกำหนดขาสัญญาณของอุปกรณ์

5) แปลงวงจร Schematic ที่เขียนไว้ในโปรแกรมให้ เป็นวงจรภายใน เรียกอีกอย่างว่า Implement ตามรูปที่ 11



รูปที่ 11 การ Implement ลงชิพ

6) การโปรแกรมลงชิพ เริ่มจากทำการต่อสาย Interface
 (JTAG) ระหว่างพอร์ทขนานกับบอร์ดทดลอง ป้อนไฟเข้า
 บอร์ดทดลอง สังเกตตัวอุปกรณ์ LED Power บนบอร์ดจะสว่าง

6.1. เปิดเมนูย่อยใน Generate Programming File แล้ว ดับเบิลกลิกที่ Configure Device (iMPACT) ให้เลือก Configure devices using Bounday-Scan(JTAG) แล้วกด Finish โปรแกรม จะทำการตรวจสอบชุด Download ถ้าไม่มีตรวจสอบอุปกรณ์ และสาย Download ตามรูปที่ 13



รูปที่ 13 การ โปรแกรมลงชิพ ผ่านสาย Interface(JTAG)

6.2. เมื่อโปรแกรมพร้อมจะ Download จะปรากฏ หน้าต่างรูปตัว IC และ Programming Properties ในหน้าต่างนี้ เป็นการกำหนดทางเลือกของการโปรแกรม ให้เลือกเป็น Erase before Programming และ Verify รูปที่ 14 (a) หรือให้ดับเบิล กลิกขาที่ตัว IC แล้วเลือกคำสั่งโปรแกรม หรือเมื่อกลิกที่ขวาที่ ตัว IC รูปที่ 14 (b) แล้วเมนู Operations->Program โปรแกรมกี จะทำการโปรแกรมชิพ เมื่อเสร็จแล้วชิพจะเป็นวงจรที่เรา ออกแบบ พร้อมทดสอบการทำงาน ตามรูปที่ 14



รูปที่ 14 Download โปรแกรมลงชิพ

4 ผลของการทดสอบ

วงจรบวกเลขไบนารีขนาด 1 บิตนี้ มีการทำงานตาม ตารางที่ 4 ดังนั้นการทดสอบวงจรนี้ทำได้โดยการป้อนโลจิก 0 และ โลจิก1 เข้าที่สัญญาณ A และ B ตรวจดูว่า สัญญาณ Cout และ SUM ให้โลจิกอะไรออกมาในแต่ละครั้งของการป้อน สัญญาณ ซึ่งผลของการทดสอบจะแสดงในตารางที่ 5 (LED ดับ แทนโลจิก 0 และ LED ติด แทนโลจิก 1)

ตารางที่ 4 ตารางความจริง(Truth Table) ของวงจร

	В	Cout	SUM
Α			
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

ตารางที่ 5 ผลของการทคสอบชุดทคลอง DIGITAL LAB CPLD XC9572

Α	В	Cout	SUM
0	0	(1
0	1	ÖÖ	
1	0	Ċ:	Ö
1	1	0	C.

จากผลการทดลองที่ได้เปรียบเทียบกับตารางความจริง (Truth Table) ของวงจรบวกเลขไบนารี่ 1 บิต ไม่มีความ แตกต่างกันเพราะลักษณะของอินพุทเป็น Binary 2 หลัก และมี 2 เอาท์พุท คือผลบวก(Sum) และตัวทด(Carry) สอดคล้องกับ นิพจณ์ลอจิก ดังสมการที่ 1 และ 2

5 บทสรุป

จากการทดสอบที่ได้ชี้ให้เห็นว่า ชุดทดลอง DIGITAL LAB CPLD XC9572 สามารถใช้ในการทดลองวงจรดิจิตอลได้ โดยไม่มีข้อผิดพลาด ผลที่ได้ตรงกับตารางกวามจริง (Truth

 Table) ของวงจรลอจิก อันเป็นข้อมูลเดียวกัน และยังสอดกล้อง

 กันกับนิพจณ์ลอจิกสมการ นอกจากนั้นด้วยคุณสมบัติของ IC

 CPLD
 XC9572 ผู้ทดลองยังสามารถพัฒนา สร้างวงจรที่มี

 ขนาดกลาง โดยการใช้โปรแกรม Soft Ware Tool ยุบวงจรให้

 มองเห็นเพียง IC
 ตัวเดียว แต่ยังคงมีคุณสมบัติเหมือนเดิมทุก

 ประการ จึงเหมาะสำหรับผู้ที่สนใจในการพัฒนาวงจรดิจิตอล

 พื้นฐานจนถึงในระดับต่อยอดเป็น IC FPGA ซึ่งเป็นการสร้าง

 วงจรงนาดใหญ่ต่อไป

เอกสารอ้างอิง

- Xilinx. "XC9572XL High Performance CPLD" DS057 (V2.0) April 3, 2007.
- [2] ณรงค์ ทองฉิม และ เจริญ วงษ์ชุ่มเย็น . บอร์คทดลอง CPLD Explorer XC9572 : บริษัท เอเพก อินสตรูเมนด์ จำกัด, ภาควิชาวิสวกรรมคอมพิวเตอร์ สถาบันเทคโนโลยี พระจอมเกล้าเจ้าคุณทหารลาคกระบัง.มปป.
- [3] วรินทร์ เคารพ. คู่มือการใช้ CPLD : กรุงเทพมหานคร เอกสารประกอบการเรียนรู้ CPLD XC95108 บริษัท อีที ที จำกัด. มปป.
- [4] สมบูรณ์ เนียมกล่ำ. การออกแบบดิจิตอลสมัยใหม่ด้วย
 FPGA และ CPLD : www.ailogictechnology.com