

การออกแบบวงจรคุณลักษณะแรงดันชนิด 4 ควอตแรนต์ แบบซิมอสโดยใช้เทคนิคกำลังสอง

ชัยวัฒน์ สากุล*

บทคัดย่อ

บทความนี้นำเสนอการออกแบบวงจรคุณลักษณะแรงดันแบบซิมอสโดยใช้เทคนิคกำลังสอง การทำงานของวงจรจะอาศัยคุณสมบัติของ MOSFET ชนิดเอ็น (NMOS) และชนิดพี (PMOS) ที่มีการทำงานในช่วงอิมิตัวเป็นพื้นฐานในการออกแบบ ซึ่งมีความสัมพันธ์ระหว่างกระแสและแรงดันเป็นไปตามกฎกำลังสอง โดยที่วงจรจะมีการทำงานในโหมดของแรงดันและสามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำเพียง $\pm 1.2\text{V}$ วงจรมีค่าความสูญเสียรวมเท่ากับ 0.62 mW . ผลการเลียนแบบการทำงานสามารถยืนยันสมรรถนะของวงจรได้โดยใช้โปรแกรม PSpice

คำสำคัญ : ซิมอส, โหมดแรงดัน, การทำงานช่วงอิมิตัว, กำลังสอง

Design of CMOS Four-Quadrant Voltage Signal Multiplier Circuit Using Square Technique

Chaiwat Sakul*

Abstract

This article presents a design of CMOS voltage signal multiplier circuit using square technique. The operation principle of the circuit based on characteristic of NMOS and PMOS operate in saturation region. The realization method is based on the square-law characteristic. The proposed circuit operates in voltage mode. It operates with $\pm 1.2V$ power supply. The circuit has lost total power dissipation 0.62 mW. The performances and simulation results of the circuit are discussed in detail and demonstrated by PSpice simulation program.

Keywords: CMOS, Voltage mode, Saturation region, Squaring

Department of Technology, Faculty of Engineering and Technology, Rajamangalar University of Technology Srivijaya,
Trang campus

* Corresponding author, E-mail: chaiwatsakul@gmail.com Received 20 January 2017, Accepted 29 May 2017

1. บทนำ

ปัจจุบันเทคโนโลยีการออกแบบอุปกรณ์ทางด้านอิเล็กทรอนิกส์ได้มีการพัฒนาอย่างต่อเนื่องเพื่อนำไปประยุกต์ใช้งานด้านต่างๆ ให้มีความเหมาะสม เช่น นำมาใช้ในระบบโทรคมนาคม ระบบอิเล็กทรอนิกส์ระบบคอมพิวเตอร์และระบบเครื่องมือวัด เป็นต้น ส่วนของอุปกรณ์อิเล็กทรอนิกส์ที่นำมาสร้างเป็นวงจรประมวลผลสัญญาณต่างๆ จะมีการพัฒนาเริ่มจากระบบสัญญาณมาเป็นอุปกรณ์อิเล็กทรอนิกส์ที่สร้างมาจากสารกึ่งตัวนำ (Semiconductor) ที่มีลักษณะเป็นดิสครีท (Discrete) ต่อมาได้มีการพัฒนาเป็นรูปแบบของวงจรรวม (Integrator circuit) [1-3] หรือเรียกโดยทั่วไปว่า IC ซึ่งจะทำให้นาขนาดของอุปกรณ์อิเล็กทรอนิกส์มีขนาดเล็กลง ปัจจุบันได้มีการนำเสนอการออกแบบวงจรรวมโดยใช้เทคนิคหรือหลักการใหม่ๆ อย่างมากมายเพื่อให้สามารถที่จะนำไปประยุกต์ใช้งานได้ง่าย การออกแบบวงจรจะต้องคำนึงถึงประสิทธิภาพในการทำงานของวงจรในด้านต่างๆ เช่น ความละเอียดและค่าความแม่นยำในการทำงานรวมทั้งผลการตอบสนองต่อความถี่ เป็นต้น วงจรคุณสมบัติสัญญาณ [4-20] ก็เป็นอีกวงจรหนึ่งที่มีการออกแบบและนำไปประยุกต์ใช้งานได้อย่างกว้างขวางในงานทางด้านระบบโทรคมนาคมและระบบเครื่องมือวัดต่างๆ เช่น นำมาใช้ในวงจรมอดูเลเตอร์ (Modulator) วงจรทวีความถี่ (Double frequency) วงจรเฟสล็อกคูลูป (Phase-Lock loop) เป็นต้น การออกแบบวงจรจะออกแบบให้วงจรมีขนาดเล็กและสามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำ มีประสิทธิภาพในการทำงานสูง ซึ่งข้อดีของการออกแบบวงจรให้มีการทำงานที่แหล่งจ่ายไฟเลี้ยงต่ำ คือ ค่ากำลังการสูญเสียของวงจรก็จะมีค่าลดลงตามแหล่งจ่ายไปด้วย ดังนั้นจาก


ความต้องการดังกล่าวในบทความนี้จึงนำเสนอการออกแบบวงจรคุณสมบัติสัญญาณแรงดันแบบ 4 ควอดแรนต์แบบใหม่ที่มีโครงสร้างง่ายซึ่งสร้างมาจากวงจรพื้นฐานโดยสามารถทำงานได้ที่แรงดันไฟเลี้ยงต่ำและมีค่าความสูญเสียของวงจรต่ำ วงจรที่ออกแบบจะมีจุดเด่นคือจะใช้สัญญาณแรงดันอินพุทเพียง 2 สัญญาณคือ V_X และ V_Y โดยผ่านวงจรอินเวอร์เตอร์เพื่อสร้างสัญญาณอินพุทเพิ่มขึ้นอีก 2 สัญญาณ คือ $-V_X$ และ $-V_Y$ ป้อนให้กับวงจรถูกสัญญาณ และการทำงานของวงจรจะใช้ชิมมอสที่มีการทำงานในช่วงอิมิตัวเป็นพื้นฐานในการออกแบบโดยจะอาศัยความสัมพันธ์ระหว่างค่าของกระแสและแรงดันของมอสทรานซิสเตอร์ซึ่งเป็นไปตามกฎกำลังสอง การทดสอบการทำงานวงจรสามารถยืนยันสมรรถนะของวงจรได้โดยการใช้โปรแกรม PSpice เลียนแบบการทำงาน พบว่าวงจรที่ออกแบบสามารถทำงานได้โดยใช้แหล่งจ่ายไฟเลี้ยงต่ำเพียง $\pm 1.2V$ และมีค่าความสูญเสียรวมของวงจรมีน้อยมากเพียง $0.62mW$.

2. การออกแบบวงจร

การออกแบบวงจรถูกสัญญาณแรงดันแบบชิมมอสโดยใช้เทคนิคกำลังสองที่นำเสนอในบทความนี้จะอาศัยความสัมพันธ์ของสมการทางด้านกำลังสองเป็นพื้นฐานในการออกแบบโดยกำหนดให้มอสทรานซิสเตอร์ทุกตัวมีการทำงานในช่วงอิมิตัวและมีสมการทางด้านกระแสเดรนดังสมการที่ (1)

$$I_D = K(V_{GS} - V_T)^2; |V_{DS}| > |V_{GS}| - |V_T| > 0 \quad (1)$$


$$\text{โดยที่ } K = \left(\frac{\mu_0 C_{ox}}{2} \right) \left(\frac{W}{L} \right)$$




รูปที่ 1 บล็อกไดอะแกรมของวงจรถูกคูณสัญญาณ

เมื่อ K คือค่าทรานส์คอนดักแตนซ์ μ_0 คือค่าความคล่องตัวของประจุโฮลหรืออิเล็กตรอน C_{ox} คือค่าความจุต่อพื้นที่ของเกตอ็อกไซด์ W คือค่าความกว้างของช่องนำ V_{GS} คือค่าความต่างศักย์ของแรงดันระหว่างขาเกตและขาซอร์ส V_{DS} คือค่าความต่างศักย์ของแรงดันระหว่างขาเดรนและขาซอร์ส V_T คือค่าแรงดันขีดเริ่ม และ I_D คือค่ากระแสเดรน ตามลำดับ

การทำงานของวงจรถูกคูณสัญญาณแรงดันที่นำเสนอในบทความนี้จะมีการทำงานดังบล็อกไดอะแกรมในรูปที่ 1 ซึ่งประกอบด้วยวงจรถูกคูณสอง วงจรบวกสัญญาณและวงจรถลบสัญญาณต่อรวมกัน โดยมีสัญญาณแรงดันทางด้านอินพุตเป็น V_x และ V_y



รูปที่ 2 วงจรอินเวอร์เตอร์



รูปที่ 3 วงจรขยายสัญญาณดิฟเฟอเรนเชียล

2.1 วงจรถูกคูณสอง

การทำงานของวงจรถูกคูณสอง [20] ที่นำมาใช้ในวงจรถูกคูณสัญญาณแรงดันจะมีโครงสร้างที่ง่ายแสดงดังรูปที่ 4 ซึ่งประกอบด้วยวงจรถอินเวอร์เตอร์ (M1 และ M2) ในรูปที่ 2 ต่อร่วมกับวงจรถขยายสัญญาณดิฟเฟอเรนเชียล (M4 และ M5) ในรูปที่ 3

วงจรถอินเวอร์เตอร์ จะเป็นการนำ M1 และ M2 นำมาต่ออันดับกัน โดยที่ขาซอร์สของ M1 ต่อร่วมกับขาเดรนของ M2 ส่วนขาเกตและขาเดรนของ M1 จะต่อกับแหล่งจ่ายแรงดันและจะป้อนแรงดันทางด้านอินพุตที่ขาเกตของ M2 โดยที่เอาท์พุทของวงจรถจะต่อระหว่างขาซอร์สของ M1 และขาเดรนของ M2 ดังนั้นสามารถพิจารณาค่าความสัมพันธ์ของวงจรถจากสมการทางด้านกระแสเดรนในสมการที่ (1) ได้ดังสมการที่ (2) ถึงสมการที่ (6) ดังนี้

เมื่อ $I_{D1} = I_{D2}$ (2)

โดยที่ $I_{D1} = K_1(V_{DD} - V_o - V_{TN})^2$ (3)

และ $I_{D2} = K_2(V_i - V_{SS} - V_{TN})^2$ (4)

จากสมการที่ (3) และสมการที่ (4) เมื่อแทนในสมการที่ (1) และกำหนดให้ค่า K มีค่าเท่ากันทุกตัว และ $V_{TN} = V_T$ โดยที่ $V_{SS} = -V_{DD}$ ดังนั้นจะสามารถหาค่าแรงดันทางด้านเอาต์พุตได้ดังสมการที่ (6)

$$K(V_{DD} - V_o - V_T)^2 = K(V_i + V_{DD} - V_T)^2 \quad (5)$$

จะได้ $V_o = -V_i$ (6)

จากสมการที่ (6) จะได้ผลลัพธ์ทางด้านเอาต์พุตของวงจรกำลังสองเป็นส่วนกลับของแรงดันทางด้านอินพุตที่ป้อนเข้ามาซึ่งจะเป็นคุณสมบัติของวงจรถอยกลับและเอาต์พุตของวงจรถอยกลับจะเป็นอินพุตของวงจรถอยกลับสัญญาณดิฟเฟอเรนเชียลซึ่งจะต่อที่ขาเกตของ M5 ส่วนขาเกตของ M4 จะต่อกับแรงดันทางด้านอินพุต ดังนั้นสามารถหาค่าความสัมพันธ์ทางด้านกระแสทางด้านเอาต์พุต (I_o) ของวงจรถอยกลับสัญญาณได้ดังสมการที่ (7)


$$I_o = I_{D4} + I_{D5} \quad (7)$$

เมื่อ $I_{D4} = K_4(V_i - V_{SS} - V_{TN})^2$ (8)

และ $I_{D5} = K_5(-V_i - V_{SS} - V_{TN})^2$ (9)


เมื่อแทนค่าในสมการที่ (8) และสมการที่ (9) แทนในสมการที่ (7) จะได้ความสัมพันธ์ทางด้านเอาต์พุตดังสมการที่ (10)

$$I_o = 2K[V_i^2 + (V_{SS} + V_{TN})^2]; I_{DC} = V_{SS} + V_{TN} \quad (10)$$




รูปที่ 4 วงจรกำลังสอง


จากสมการที่ (10) พบว่ากระแสทางด้านเอาต์พุตของวงจรถอยกลับดิฟเฟอเรนเชียลจะมีความสัมพันธ์เป็นกำลังสอง แต่จะมีค่ากระแสออฟเซตปนมาด้วย ดังนั้นในการนำวงจรไปใช้งานจริงจะต้องทำให้ค่ากระแสออฟเซตมีค่าหมดไปเพื่อให้ผลลัพธ์ทางด้านเอาต์พุตมีค่าเป็นกำลังสองที่สมบูรณ์



รูปที่ 5 วงจรสะท้อนกระแสอย่างง่าย



รูปที่ 6 วงจรบวกสัญญาณแรงดัน



รูปที่ 7 วงจรควบคุมสัญญาณแรงดันชนิด 4 ควอดแรนต์ แบบซิมอสโดยใช้เทคนิคกำลังสอง

2.2 วงจรบวกสัญญาณแรงดัน

โครงสร้างของวงจรวกสัญญาณแรงดันที่นำเสนอประกอบด้วยมอสทรานซิสเตอร์ M10 ถึง M15 โดยที่ M10 และ M13 จะทำหน้าที่เป็นวงจระสะท้อนกระแส โดยที่โครงสร้างของวงจรถูกแสดงดังรูปที่ 5 โดยมีอัตราส่วนของการสะท้อนกระแสมีค่าเป็น 1:1

จากวงจรในรูปที่ 5 จะได้ความสัมพันธ์ทางด้านกระแสได้ดังสมการที่ (11)

$$I_{D10} = I_o = I_{D13} \tag{11}$$

รูปที่ 6 จะเป็นวงจรวกสัญญาณที่ใช้ในวงจรถวลสัญญาณแรงดันโดยจะป้อนสัญญาณแรงดัน V_x ที่ขาเกตของ M11 และขาเกตของ M12 จะถูกต่อลงกราวด์ในทางกลับกันที่ขาเกตของ M15 จะป้อนสัญญาณแรงดัน V_y ดังนั้นสามารถหาค่าความสัมพันธ์ของแรงดันทางด้านเอาต์พุต V_{o1} ได้ดังสมการที่ (13)

$$V_x - 0 = V_{o1} - V_y \tag{12}$$

ดังนั้น $V_{o1} = V_x + V_y$ (13)

เมื่อนำวงจรพื้นฐานรูปที่ 4 รูปที่ 5 และรูปที่ 6 นำมาต่อร่วมกันตามบล็อกไดอะแกรมในรูปที่ 1 จะได้วงจรถวลสัญญาณแรงดันที่สมบูรณ์แสดงดังรูปที่ 7 ซึ่งวงจรถวลสัญญาณจะทำงานเป็นแบบ 4 ควอดแรนต์ และเมื่อพิจารณาหาค่าความสัมพันธ์ของกระแสทางด้านเอาต์พุตของวงจรถวลสัญญาณจะแสดงได้ดังสมการที่ (14) ดังนี้

$$I_o = I_A - I_B \tag{14}$$

โดยที่ $I_A = I_{o1} + I_{o2}$

ดังนั้น $I_{o1} = I_{D4} + I_{D5}$ (15)

จะได้ $I_{o1} = 2K [V_x^2 + (V_{SS} + V_{TN})^2]$ (16)

และ $I_{o2} = I_{D6} + I_{D7}$ (17)

จะได้ $I_{o2} = 2K [V_y^2 + (V_{SS} + V_{TN})^2]$ (18)

ดังนั้น $I_A = 2K [V_x^2 + V_y^2 + 2(V_{SS} + V_{TN})^2]$ (19)

จากสมการที่ (14) จะได้กระแส $I_B = I_{D19} + I_{D20}$ ดังนั้นสามารถแสดงค่าความสัมพันธ์ของกระแสได้ดังสมการที่ (20) ถึงสมการที่ (22) ตามลำดับ

$$I_{D19} = K(V_{o1} - V_{SS} - V_{TN})^2 \quad (20)$$

และ
$$I_{D20} = K(-V_{o1} - V_{SS} - V_{TN})^2 \quad (21)$$

ดังนั้น
$$I_B = 2K[V_{o1}^2 + (V_{SS} + V_{TN})^2] \quad (22)$$

พิจารณาสมการที่ (13) ค่าแรงดัน $V_{o1} = V_x + V_y$ เมื่อแทนในสมการที่ (22) จะได้กระแส I_B ดังสมการที่ (23)

$$I_B = 2K[(V_x + V_y)^2 + (V_{SS} + V_{TN})^2] \quad (23)$$

ดังนั้นเมื่อนำค่ากระแส I_A แทนในสมการที่ (19) และค่ากระแส I_B แทนในสมการที่ (23) และสมการที่ (14) จะได้ความสัมพันธ์ของกระแสทางด้านเอาต์พุตดังสมการที่ (24)

$$I_o = 2K[-2V_x V_y + (V_{SS} + V_{TN})^2] \quad (24)$$

สมการที่ (24) จะเป็นเอาต์พุตของวงจรคุณสมบัติแรงดัน และเพื่อให้วงจรที่ออกแบบมีการทำงานที่ถูกต้องจึงกำหนดให้ $V_{SS} = -V_{TN}$ ดังนั้นสามารถเขียนค่าความสัมพันธ์ทางด้านเอาต์พุตของวงจรได้ใหม่ดังสมการที่ (25)

$$V_o = -4KR_L V_x V_y \quad (25)$$


3. ผลการทดลอง

วงจรคุณสมบัติแรงดันชนิด 4 ควอดแรนต์ แบบซีมอสต์ที่ใช้เทคนิคกำลังสองเมื่อนำมาทดสอบการทำงานของวงจรด้วยโปรแกรม PSpice โดยใช้โมเดลของ MOSIS เทคโนโลยี 0.5µm. LEVEL 3 ซึ่งมีค่าความกว้างต่อความยาวแซนแนลดังตารางที่ 1 โดยกำหนดให้


$V_{DD} = 1.2V, V_{SS} = -1.2V, R_L = 1k\Omega, I_C = 20\mu A$ และมีค่า $V_{TN} = 0.67V, V_{TP} = 0.94V$ ตามลำดับ

ตารางที่ 1 ขนาดความกว้างต่อความยาวแซนแนลของมอสทรานซิสเตอร์

มอสทรานซิสเตอร์	W/L (µm)
M1, M2, M4-M9, M11-M12, M14-M17, M19-M20	10/10
M3, M10, M13, M18	100/10



(ก)




(ข)

รูปที่ 8 คุณสมบัติทางด้าน DC Transfer ของการคูณสัญญาณ


ผลการเขียนแบบการทำงานของวงจรคุณสมบัติสัญญาณแรงดันชนิด 4 ควอดแรนต์ แบบซิมอสโดยใช้เทคนิคกำลังสอง แสดงได้ดังนี้

รูปที่ 8 แสดงคุณสมบัติทางด้าน DC Transfer ของการคูณสัญญาณโดยในรูปที่ 8(ก) จะแสดงค่าแรงดันทางด้านเอาต์พุตเมื่อทำการแปรค่าแรงดันอินพุต V_x จาก -0.25V ถึง 0.25V และแรงดันอินพุต V_y จะแปรค่าจาก -0.25V ถึง 0.25V Step ละ 0.1V และรูปที่ 8(ข) จะแปรค่าแรงดันอินพุต V_x จาก -0.25V ถึง 0.25V และแรงดันอินพุต V_y จะแปรค่าจาก -0.25V ถึง 0.25V Step ละ 0.1V ตามลำดับ




รูปที่ 9 ผลการตอบสนองของวงจรความถี่สองเท่า

รูปที่ 9 เป็นผลการตอบสนองของวงจรคุณสมบัติสัญญาณแรงดันกรณีเป็นวงจรทวีความถี่สองเท่าโดยที่แรงดันทางด้านอินพุตจะมีค่า $V_x = V_y = 0.25 \sin 2,000 \pi t$ ความถี่เท่ากับ 1kHz




(ก)




(ข)

รูปที่ 10 ผลการตอบสนองของวงจรผสมสัญญาณ V_x ความถี่เท่ากับ 10kHz และ V_y ความถี่เท่ากับ 1kHz

รูปที่ 10 เป็นการนำวงจรคุณสมบัติสัญญาณแรงดันมาทำหน้าที่เป็นวงจรผสมสัญญาณ โดยกำหนดให้รูปที่ 10(ก) $V_x = 0.25 \sin 20,000 \pi t$ และ $V_y = 0.25 \sin 2,000 \pi t$ ผลการตอบสนองของการผสมสัญญาณแสดงได้ดังรูปที่ 10(ข) และรูปที่ 11(ก) กำหนดให้แรงดันทางด้านอินพุตมีค่า $V_x = 0.25 \sin 2,000 \pi t$ และ $V_y = 0.25 \sin 2,000 \pi t$ จะได้ผลตอบสนองของการผสมสัญญาณแสดงดังรูปที่ 11(ข) ตามลำดับ



(ก)



(ข)

รูปที่ 11 ผลการตอบสนองของวงจรผสมสัญญาณ V_x ความถี่เท่ากับ 25kHz และ V_y ความถี่เท่ากับ 1kHz

4. สรุปผล

วงจรรวมสัญญาณแรงดันที่นำเสนอในบทความนี้จะใช้เทคโนโลยีของมอสทรานซิสเตอร์ที่มีการทำงานในช่วงอิมิตเป็นพื้นฐานในการออกแบบวงจร จุดเด่นของวงจรที่ทำการออกแบบ คือ วงจรสามารถทำงานได้ที่แหล่งจ่ายไฟเพียงค่าเพียง $\pm 1.2V$ สำหรับค่าความถูกต้องแม่นยำของวงจรจะขึ้นอยู่กับค่า K และค่า V_T ของมอสทรานซิสเตอร์ ผลการเขียนแบบการทำงานของวงจรสามารถทำได้โดยใช้โปรแกรม PSpice ซึ่งจะเห็นถึงสมรรถนะของวงจรว่าผลที่ได้มีความถูกต้องแม่นยำ

ตรงตามทฤษฎีที่นำเสนอ และพบว่าวงจรมีค่าความสูญเสียรวมเท่ากับ 0.62mW. การนำไปประยุกต์ใช้งานเหมาะสำหรับนำไปสร้างเป็นวงจรรวม

5. เอกสารอ้างอิง

- [1] P.R. Gray and R.G. Meyer, “Analog Integrate circuit”, (2nd Eds.), JohnWiley & Sons, Inc, 1984.
- [2] A.B. Grebene, “Bipolar and MOS Analog Integrate circuit Design”, John Wiley & Sons, 1984.
- [3] B. Razavi, Design of Analog CMOS Integrated Circuits. New York: McGraw-Hill, 2001.
- [4] J.N. Babanezhad and G.C. Temes, “A 20-V four-quadrant CMOS analog multiplier,” IEEE J. Solid-State Circuits SC-20(6), pp. 1158–1168, Dec. 1985
- [5] Y.H. Kim and S.B. Park, “Four-quadrant CMOS analogue multiplier,” Electronics Letters 28, 1992, pp. 649-650.
- [6] Z. Wang ,“A four-transistor four-quadrant analog multiplier using MOS transistors operating in the saturation region,” IEEE Trans. Instrum. Meas. 42(1), Feb. 1993, pp. 75–77.
- [7] S.I. Liu, “Low voltage CMOS four-quadrant multiplier,” Electron. Lett. 30, Dec. 1994, pp. 2125–2126.
- [8] J.H. Tsay, S.I. Chen and Y.P. Wu, “CMOS four quadrant multiplier using triode transistors based on regulated cascode structure,” Electron. Lett 31(12), June 1995, pp. 962-963.

- [9] S.I. Liu and J.J. Chen, "Low-voltage CMOS four-quadrant multiplier based on square-difference identity," IEE Proceedings of Circuits, Devices and Systems 143, 1996, pp.174-176.
- [10] O. Olialei and P. Loumeau, "Four-quadrant class AB CMOS current multiplier," Electron. Lett. 32(25), December 1996, pp. 2327-2329.
- [11] J.J. Chen, S.I. Liu and Y.S. Hwang, "Low-voltage single power supply four-quadrant multiplier using floating-gate MOSFETs," IEE Proceeding Circuits Devices Systems 145, 1998, pp. 40-43.
- [12] M.W. Bogdan, "VLSI Analog Multiplier/divider Circuit", International Symposium on Industrial Electronics, 1998, pp. 493-496.
- [13] I. Chaisayan, K. Dejhan, F. Cheevasuvit and C. Soonyeeakan, "3-mode operation of four-quadrant analog multiplier circuit with signal vector summation", Proc. of ITC-CSCC'99, Niigata, Japan, 1999, pp. 418-421.
- [14] E. Ibaragi, A. Hyogo and K. Sekine, "A CMOS analog multiplier free from mobility reduction and body effect," Analog Integrated Circuits and Signal Processing, vol. 25, 2000, pp. 281-290.
- [15] B. Maundy and P. Aronhime, "Useful multipliers for low-voltage applications," in Proc. IEEE Int. Symp. Circuits Syst. 1, 2002, pp. 26–29.
- [16] S.C. Li, "LV/LP CMOS four-quadrant analog multiplier cell in modified bridged-triode scheme," Analog Integrated Circuits and Signal Processing 33, 2002, pp. 43-56.
- [17] I. Chaisayan, and K. Dejhan, "A versatile CMOS analog multiplier," IEICE trans. Fundamental E86-A(5), 2003, pp.1225-1232.
- [18] W. Liu and S.I. Liu, "Design of a CMOS low-power and low-voltage four-quadrant analog multiplier," Analog Integrated Circuits and Signal Processing 63, 2010, pp. 307-312.
- [19] I. Chaisayan and K. Dejhan, "Design of CMOS four-Quadrant triode multiplier circuit", 19th Electrical Engineering Conference, Thailand, 1996, pp. EL19-22.
- [20] C. Sakul, K. Dejhan and W. Saelee, "Low Voltage Squaring and Square-root Circuit", Ladkrabang Engineering Journal 19(1), June 2002, pp. 13-18.