

บทความวิจัย

วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณที่ซีมอสทำงานในโหมดกระแสกำลังต่ำ

พันตรี โคมพิทยา*

วิทยาลัยธาตุพนม มหาวิทยาลัยนครพนม

* ผู้นิพนธ์ประสานงาน โทรศัพท์ 06–2879–5359 อีเมล: pantre@npu.ac.th DOI: 10.14416/j.kmutnb.2018.03.011 รับเมื่อ 1 พฤษภาคม 2560 ตอบรับเมื่อ 27 กรกฎาคม 2560 เผยแพร่ออนไลน์ 26 มีนาคม 2561 © 2018 King Mongkut's University of Technology North Bangkok. All Rights Reserved.

บทคัดย่อ

บทความนี้นำเสนอ วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณที่ซีมอสทำงานในโหมดกระแสกำลังต่ำ โดยอาศัยหลักการ ทรานส์ลิเนียร์ที่ซีมอสทำงานในสภาวะอิ่มตัว และใช้เทคนิคการออกแบบวงจรด้วยวิธีการคำนวณแบบอ้อม โครงสร้างวงจร ที่นำเสนอประกอบด้วยวงจรหลัก คือ วงจรยกกำลังสองแบบ 2 จตุภาค และวงจรกรองสัญญาณความถี่ต่ำผ่าน ซึ่งสามารถ รองรับการทำงานของสัญญาณอินพุตได้ทั้งสัญญาณด้านบวกและลบ ผลการจำลองการทำงานของวงจรทดสอบด้วยโปรแกรม HSPICE โดยใช้แบบจำลองพารามิเตอร์ของ BSIM3v3 ระดับ 49 เทคโนโลยีซีมอส TSMC 0.18 μm พบว่า คุณสมบัติของ วงจรสามารถทำงานได้ดีที่ช่วงกระแสอินพุตกว้าง (500 nA–100 μA) แรงดันไฟเลี้ยงต่ำ (1.8 V) อัตราการบริโภคกำลังต่ำ (0.15 μW) มีค่าความกว้างแถบความถี่ใช้งานสูง (50 MHz) และความคลาดเคลื่อนในการแปลงสัญญาณต่ำกว่าร้อยละ 1 ซึ่งผลการจำลองการทำงานของวงจรที่ได้มีค่าสอดคล้องตามทฤษฎี

คำสำคัญ: วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณ, สภาวะอิ่มตัว, วงจรยกกำลังสอง

การอ้างอิงบทความ: พันตรี โคมพิทยา, "วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณที่ซีมอสทำงานในโหมดกระแสกำลังต่ำ," *วารสารวิชาการ พระจอมเกล้าพระนครเหนือ*, ปีที่ 28, ฉบับที่ 2, หน้า 391–402, เม.ย.–มิ.ย. 2561. Research Article

A Low-Power CMOS Current-Mode True RMS-to-DC Converter

Pantre Kompitaya*

Thatphanom Colleage, Nakhon Phanom University, Nakhon Phanom, Thailand

* Corresponding Author, Tel. 06–2879–5359, E-mail: pantre@npu.ac.th
 DOI: 10.14416/j.kmutnb.2018.03.011
 Received 1 May 2017; Accepted 27 July 2017; Published online: 26 March 2018
 © 2018 King Mongkut's University of Technology North Bangkok. All Rights Reserved.

Abstract

This paper presents a low-power CMOS current-mode true RMS-to-DC converter based on the translinear principle of CMOS operating in a saturation region. The technique used for the design of the realization scheme was the implicit computation method. Its main conversion circuit structure consisted of a two-quadrant squaring circuit and a low-pass filter circuit. The circuit can be used with both positive and negative input signals. Simulation results were examined using the HSPICE program with model 0.18 μ m BSIM3V3 level 49 TSMC CMOS process parameters. It was found that the circuit features could operate well in a wide input range (500 nA–100 μ A), with low supply voltage (1.8 V), low power dissipation (0.15 μ W), and a high bandwidth (50 MHz); and the error of conversion accuracy was less than 1%, well in agreement with theory.

Keywords: True RMS-to-DC Converter, Saturation Region, Squaring Circuit

Please cite this article as: P. Kompitaya, "A low-power CMOS current-mode true RMS-to-DC converter," *The Journal of KMUTNB*, vol. 28, no. 2, pp. 391–402, Apr.–Jun. 2018 (in Thai).



1. บทนำ

โดยทั่วไปค่าเฉลี่ยกำลังสองของสัญญาณเรานิยม เรียกว่า ค่าอาร์เอ็มเอส (RMS; Root Mean Square) เป็นค่าที่รู้จักแบบหนึ่งในการวัดขนาดของสัญญาณทาง ไฟฟ้า ซึ่งเป็นการวัดค่าปริมาณเฉลี่ยของพลังงานที่บรรจุ มากับสัญญาณนั้นๆ โดยค่าที่เกิดขึ้นจากการวัดของ สัญญาณจะมีค่าเทียบเท่ากับขนาดของสัญญาณที่แสดง เป็นค่าไฟฟ้ากระแสตรง [1] ซึ่งวงจรหาค่าเฉลี่ยกำลังสอง ของสัญญาณ (True RMS-to-DC Converter) เป็นวงจร ที่สามารถแปลงสัญญาณกระแสสลับได้ทุกรูปแบบของ สัญญาณจากค่าอาร์เอ็มเอสเป็นค่าสัญญาณ ไฟฟ้ากระแสตรง โดยไม่จำกัดเฉพาะสัญญาณรูปคลื่นซายน์เท่านั้น [2] ซึ่งเป็นที่นิยมอย่างแพร่หลายในการนำไปใช้งานด้านระบบ สื่อสาร [3] ระบบเครื่องมือวัด [4] หรือระบบชีวการแพทย์ [5] โดยที่ผ่านมาพบว่ามีการนำเสนอเทคนิคการออกแบบ ้วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณด้วยวิธีการที่ หลากหลาย เช่น การออกแบบวงจรโดยใช้เทคโนโลยี ทรานซิสเตอร์แบบไบโพล่าร์ (BIT) ซึ่งการออกแบบวงจรที่ มีการนำเสนอ [6], [7] ยังพบปัญหาเรื่องความซับซ้อนของ ้วงจร การใช้ทรานซิสเตอร์จำนวนมาก และใช้แรงดันไฟเลี้ยง ้ค่อนข้างสูงจึงส่งผลให้อัตราการบริโภคกำลังสูง นอกจากนี้ หากพิจารณาถึงกระบวนการผลิตเป็นวงจรรวม (ICs) พบว่า พื้นที่การออกแบบบนชิป (Chip) จะมีขนาดใหญ่กว่าเมื่อ เทียบกับทรานซิสเตอร์แบบซีมอส (CMOS) จึงทำให้นักวิจัย พยายามพัฒนาออกแบบวงจรดังกล่าวด้วยซีมอสมากขึ้น แต่ก็ยังพบว่าวงจรที่มีการนำเสนอด้วยซีมอสก่อนหน้านี้ [8], [9] ใช้เทคนิคการออกแบบโดยใช้วงจรเรียงกระแส (Fullwave Rectifier) ต่อเพิ่มร่วมกับวงจรยกกำลังสอง (Squaring Circuit) ซึ่งเทคนิคดังกล่าวนี้ จะส่งผลให้ค่าความกว้างแถบ ความถี่ใช้งาน (Bandwidth) มีช่วงการทำงานจำกัด (< 5 MHz) นอกจากนี้ยังพบว่ามีการนำเสนอเทคนิคการออกแบบวงจร โดยใช้ซีมอสต่อร่วมกับเอฟจีมอส (FG-MOS) เพื่อลดระดับ แรงดันไฟเลี้ยงให้ต่ำลง [10] แต่ก็ยังพบปัญหาในความยุ่งยาก ต่อกระบวนการนำไปสังเคราะห์เพื่อผลิตเป็นวงจรรวม รวมถึงได้มีผู้นำเสนอวิธีการออกแบบวงจรด้วยซีมอสที่ ทำงานในสภาวะก่อนแรงดันขีดเริ่ม (Weak-inversion Region) [11], [12] แต่วิธีการดังกล่าวพบว่า ช่วงกระแส อินพุตใช้งานที่ได้จะแคบ (< 500 nA) ถึงแม้ในปัจจุบันได้ มีหลายบริษัทด้านอิเล็กทรอนิกส์ ที่พัฒนาศึกษาและสร้าง วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณในรูปแบบวงจรรวม เช่น เบอร์ AD536, AD636 ของบริษัท Analog Devices เบอร์ LTC1968 ของบริษัท Linear Technology เป็นต้น พบว่าวงจรรวมดังกล่าวถูกออกแบบให้ทำงานในโหมดแรงดัน และใช้แรงดันไฟเลี้ยงค่อนข้างสูง รวมถึงยังคงต้องใช้วงจร เรียงกระแสต่อร่วมในการออกแบบวงจร

ด้วยเหตุผลดังกล่าวทางผัวิจัยจึงได้ออกแบบวงจร หาค่าเฉลี่ยกำลังสองของสัญญาณที่ทำงานในโหมดกระแส เนื่องจากมีข้อดีหลายประการเมื่อเทียบกับเทคนิคการ ทำงานโหมดแรงดัน เช่น มีช่วงพิสัยพลวัตกว้าง (Larger Dynamic Range) มีความกว้างของแถบความถี่ที่สูงกว่า และการบริโภคกำลังต่ำกว่า [13]. [14] รวมถึงใช้เทคโนโลยี ซีมอสในการออกแบบวงจร โดยอาศัยหลักการทรานส์ลิเนียร์ (Translinear Principle) ที่สามารถรองรับการทำงาน ของสัญญาณอินพุตได้ทุกรูปแบบสัญญาณทั้งด้านบวก และด้านลบ โดยใช้เทคนิคการคำนวณแบบอ้อม (Implicit Computation Method) ซึ่งไม่จำเป็นต้องใช้วงจรเรียง กระแสในการออกแบบร่วม โครงสร้างของวงจรจะประกอบ ด้วยวงจรหลัก คือ วงจรยกกำลังสอง แบบ 2 จตภาค (Twoquadrant Squaring Circuit) และวงจรกรองสัญญาณ ความถี่ต่ำผ่าน (Low-pass Filter Circuit) ซึ่งวงจรที่ ้ออกแบบนี้จะทำงานในโหมดกระแสและแรงดันที่ต่ำ วงจร ไม่ซับซ้อน จำนวนทรานซิสเตอร์ไม่มาก ส่งผลให้การบริโภค กำลังต่ำ จึงเป็นการเหมาะสมที่จะนำไปพัฒนาต่อในรูปแบบ วงจรรวมต่อไป

2. หลักการทำงานของวงจร

หลักการหาค่าเฉลี่ยกำลังสองของสัญญาณที่นำเสนอ จะใช้เทคนิคการออกแบบวงจรด้วยวิธีการคำนวณแบบอ้อม โดยอาศัยหลักการทรานส์ลิเนียร์ที่มอสทรานซิสเตอร์ทำงาน โหมดกระแสในสภาวะอิ่มตัว ดังรูปที่ 1



รูปที่ 1 บล็อกไดอะแกรมวิธีการคำนวณแบบอ้อม



ร**ูปที่ 2** วงจรยกกำลังสองแบบ 2 จตุภาค

2.1 หลักการทำงานวงจรยกกำลังสองโหมดกระแส

วงจรยกกำลังสองโหมดกระแสแบบ 2 จตุภาค ที่นำเสนอ แสดงดังรูปที่ 2 ได้ออกแบบวงจรให้สามารถรองรับสัญญาณ อินพุตได้ทั้งสัญญาณด้านบวกและลบ โดยจะอาศัยหลักการ พื้นฐานของทรานส์ลิเนียร์ [15] ในการออกแบบวงจร เมื่อ กำหนดให้มอสทรานซิสเตอร์ทุกตัวมีการทำงานในสภาวะอิ่มตัว จะสามารถเขียนสมการกระแสของวงจรได้ คือ

$$I_{D} = K(V_{GS} - V_{T})^{2}$$
(1)

เมื่อ $K = \frac{1}{2} \mu C_{ox} \frac{W}{L}$ คือ ค่าสัมประสิทธิ์ความนำของ มอสทรานซิสเตอร์ ส่วน V_T คือ ค่าแรงดันขีดเริ่ม (Threshold Voltage) และ V_{GS} คือ ค่าแรงดันระหว่างขาเกตกับขาซอร์ส ของมอสทรานซิสเตอร์

จากรูปแบบการวางตัวกันของมอสทรานซิสเตอร์ M1–M4 ในลักษณะวงรอบทรานส์ลิเนียร์ โดยที่มอสทรานซิสเตอร์ M1, M3 คือ ส่วนของวงจรทางด้านอินพุต และมอสทรานซิสเตอร์ M2, M4 คือ ส่วนของวงจรทางด้านเอาต์พุต ซึ่งเราสามารถ พิจารณาความสัมพันธ์ของแรงดันมอสทรานซิสเตอร์ได้ คือ

$$\sum_{CW} V_{GS} = \sum_{CCW} V_{GS} \tag{2}$$

เมื่อ $\sum_{CW} V_{GS}$ คือ ผลรวมแรงดันระหว่างขาเกตกับ ขาซอร์สของมอสทรานซิสเตอร์ในทิศทางตามเข็มนาฬิกา และ $\sum_{CCW} V_{GS}$ คือ ผลรวมแรงดันระหว่างขาเกตกับขาซอร์สของ มอสทรานซิสเตอร์ในทิศทางทวนเข็มนาฬิกา

จากสมการที่ (2) เราสามารถเขียนสมการความสัมพันธ์ ระหว่างแรงดันและกระแสได้ ดังสมการที่ (3) และสมการที่ (4) ตามลำดับ

$$V_{GS1} + V_{GS2} = V_{GS3} + V_{GS4}$$
(3)

$$\sqrt{I_{D1}} + \sqrt{I_{D2}} = \sqrt{I_{D3}} + \sqrt{I_{D4}}$$
(4)

จากวงจรรูปที่ 2 เมื่อกำหนดให้มอสทรานซิสเตอร์ M1–M4 มีขนาดความกว้างยาวประสิทธิผลของช่องทางเดิน กระแส (*W/L*) เท่ากัน และมีคุณสมบัติเหมือนกันทุกประการ โดยไม่พิจารณาถึงผลของฐานรอง (Body-effect) และการ มอดูเลตความยาวของช่องนำกระแส (Channel Length Modulation) จะได้ $I_{D1} = I_{D2} = I_B$ ดังนั้น จะสามารถเขียน สมการที่ (4) ขึ้นใหม่ได้ คือ

$$\sqrt{I_{D3}} + \sqrt{I_{D4}} = \sqrt{4I_B} \tag{5}$$

จากสมการที่ (5) สามารถจัดรูปสมการได้ใหม่ คือ

$$I_{D3} + I_{D4} + 2\sqrt{I_{D3}I_{D4}} = 4I_B$$

$$(I_{D3} + I_{D4} - 4I_B)^2 = 4I_{D3}I_{D4}$$

$$(I_{D4} - I_{D3})^2 + 16I_B^2 = 8I_B(I_{D3} + I_{D4})$$

$$I_{D3} + I_{D4} = 2I_B + \frac{(I_{D4} - I_{D3})^2}{8I_B}$$
(6)



เมื่อกำหนดให้ $I_{OUT} = I_{D3} + I_{D4}$ และ $I_{IN} = I_{D4} - I_{D3}$ แทนค่าลงในสมการที่ (6) จะได้

$$I_{OUT} = 2I_B + \frac{(I_{in})^2}{8I_B}$$
(7)

จากสมการที่ (7) พบว่าสัญญาณกระแสเอาต์พุตของวงจร ยังมีองค์ประกอบของไฟฟ้ากระแสตรง (DC Offset) เท่ากับ 2*I_B* ดังนั้น จึงได้ออกแบบวงจรโดยเพิ่มมอสทรานซิสเตอร์ M9, M13 และ M14 เพื่อมากำจัดองค์ประกอบของไฟฟ้า กระแสตรง ซึ่งเราสามารถเขียนสมการใหม่ได้ คือ

$$I_{SQ} = \frac{(I_{IN})^2}{8I_B}$$
(8)

จากสมการที่ (8) จะเห็นได้ว่าค่าขนาดสัญญาณกระแส I_{so} ของวงจรดังรูปที่ 2 จะแปรผันเป็นเชิงเส้นกับขนาด กำลังสองของกระแสอินพุต I_{IN} คูณกับค่าคงที่ 1/8I_B

2.2 วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณโหมดกระแส ที่นำเสนอ

วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณที่นำเสนอ ดังรูปที่ 3 ประกอบด้วย วงจรยกกำลังสอง (รูปที่ 2) วงจร กรองสัญญาณความถี่ต่ำผ่าน (M15 และ C_{AV}) และวงจร สะท้อนกระแส (M15–M16) เพื่อทำหน้าที่คัดลอกกระแส ระหว่างวงจร

โดยมีหลักการทำงาน กล่าวคือ เมื่อกระแสอินพุต I_{IN} ผ่านเข้าสู่วงจรยกกำลังสอง จะได้กระแสเอาต์พุตกำลังสอง I_{so} ตามสมการที่ (8) จากนั้นจะถูกส่งผ่านต่อไปยังวงจรกรอง สัญญาณความถี่ต่ำผ่าน อันดับหนึ่ง (First-order Low-pass Filter) [16] ซึ่งสามารถวิเคราะห์หาค่ากระแสเอาต์พุตเฉลี่ย ของวงจรได้ คือ

$$I_{AV} = \left(\frac{1}{1 + \frac{sC_{AV}}{g_{m15}}}\right) \cdot \frac{I_{IN}^{2}}{8I_{B}}$$
(9)

จากสมการที่ (9) เมื่อกำหนดให้ SC_{4ν}/g_{m1s}≫l จะสามารถ จัดให้อยู่ในเทอมเวลา (Time-domain) ได้ดังสมการที่ (10)



รูปที่ 3 วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณโหมดกระแส ที่นำเสนอ

$$I_{AV} = \frac{1}{8I_B\tau} \int_0^\tau I_{IN}^{\ 2} dt$$
(10)

เมื่อ $\tau = C_{AV}/g_{m1s}$ คือ ค่าคงตัวทางเวลา (Time Constant) และ g_{m1s} คือ ค่าความนำ (Transconductance) ของมอสทรานซิสเตอร์ M15

จากนั้นกระแสเอาต์พุตเฉลี่ย I_{AV} ของวงจรกรอง สัญญาณความถี่ต่ำผ่านจะถูกแยกออกเป็นสองทางตามรูปที่ 1 โดยทิศทางแรกกระแสจะถูกป้อนกลับผ่านวงจรสะท้อน กระแส (M15–M16) เพื่อทำหน้าที่เป็นกระแสไบอัสให้กับ วงจรยกกำลังสอง เมื่อ $I_{AV} = I_B$ และอีกทิศทางจะส่งผ่านมอส ทรานซิสเตอร์ M17 เพื่อเป็นกระแสเอาต์พุต I_{RMS} ของวงจร เมื่อกำหนดให้ขนาดความกว้างประสิทธิผลของช่องทางเดิน กระแสของมอสทรานซิสเตอร์ M17 มีขนาด $W_{17} = \sqrt{8}W_{16}$ จะได้กระแสเอาต์พุต คือ

$$I_{RMS} = \sqrt{8} I_B \tag{11}$$

จากสมการที่ (10) เมื่อ $I_{\scriptscriptstyle AV} \!=\! I_{\scriptscriptstyle B}$ จะสามารถเขียนสมการ ได้ใหม่ คือ

$$I_{B} = \frac{1}{\sqrt{8}} \sqrt{\frac{1}{\tau} \int_{0}^{\tau} I_{IN}^{2} dt}$$
(12)

ดังนั้น เมื่อแทนค่ากระแส I_B จากสมการที่ (12) ลงใน สมการที่ (11) จะได้

$$I_{RMS} = \sqrt{\frac{1}{\tau} \int_{0}^{\tau} I_{IN}^{2} dt}$$
(13)

จากสมการที่ (13) พบว่ากระแสเอาต์พุต I_{RMS} ที่ได้ จะ อยู่ในรูปสมการค่าเฉลี่ยกำลังสองของสัญญาณ ตามที่ต้องการ

การคำนวณหาค่าร้อยละความผิดพลาดที่เกิดจากการ กระเพื่อมของสัญญาณเอาต์พุต (Percent Ripple Error) [17] จะสามารถคำนวณได้จากสมการที่ (14)

$$\% Ripple Error = \frac{1}{2\sqrt{1+4\omega^2\tau^2}} \cdot 100\%$$
(14)

เมื่อ $\omega=2\pi f,f$ คือ ค่าความถี่สัญญาณอินพุต และ auคือ ค่าคงตัวทางเวลา

สำหรับการเลือกใช้ค่าตัวเก็บประจุ C_{AV} โดยมีจุดมุ่งหมาย เพื่อลดค่าการกระเพื่อมของสัญญาณเอาต์พุต (Ripple) ที่ค่า ความถี่ต่างๆ ให้น้อยลงนั้น สามารถคำนวณได้จาก [18], [19]

$$C_{AV} \gg \frac{g_{m15(\text{max})}}{4\pi f_{(\text{min})}}$$
(15)

หรือ

$$C_{AV} \gg \frac{I_M}{4\pi V_T f_{(\min)}} \tag{16}$$

เมื่อ I_M คือ ค่าขนาดกระแสอินพุตสูงสุด $f_{(\min)}$ คือ ค่า ความถี่ต่ำสุดของสัญญาณอินพุตที่สนใจ และ V_T คือ แรงดัน ที่อุณหภูมิห้อง 300 K มีค่า \cong 26 mV

โดยหลักการเลือกค่าตัวเก็บประจุที่เหมาะสม ควรมีค่า มากกว่าส่วนกลับของค่าสัญญาณกระเพื่อมที่ยอมรับได้ เช่น ถ้าต้องการให้สัญญาณกระเพื่อมมีค่าประมาณ 1% (1% = 0.01) จะต้องเลือกค่าตัวเก็บประจุ 1/0.01 หรือ 100 เท่า ในเทอมขวามือของสมการที่ (15) หรือสมการที่ (16) เพื่อให้ สัญญาณกระเพื่อมถูกจำกัดตามที่เราต้องการ เช่น ถ้าต้องการ ให้มีค่าการกระเพื่อมของสัญญาณ I_{RMS} ประมาณร้อยละ 1 เมื่อสัญญาณอินพุตเป็นสัญญาณซายน์ มีขนาด $I_M = 100 \ \mu A$ และความถี่ $f_{(min)} = 100 \ kHz$ จากสมการที่ (16) จะต้องเลือก ใช้ค่าตัวเก็บประจุ $C_{AV} = 100 \ x 3.06 \ nF \approx 0.3 \ \mu F$ เพื่อ

ให้การกระเพื่อมของสัญญาณถูกจำกัดไว้ที่ร้อยละ 1 ตามที่ ได้ออกแบบไว้

นอกจากนี้การคำนวณหาค่าร้อยละความผิดพลาดของ การแปลงสัญญาณ (Percent Relative Error) ของสัญญาณ เอาต์พุต [20] สามารถคำนวณได้ คือ

% Relative Error
=
$$\frac{I_{RMS}(theoretical) - I_{RMS}(simulation)}{I_{RMS}(theoretical)} \cdot 100\%$$
 (17)

เมื่อ I_{RMS} (theoretical) คือ ค่าเฉลี่ยกำลังสองของ สัญญาณกระแสตามทฤษฎี และ I_{RMS} (simulation) คือ ค่าเฉลี่ยกำลังสองของสัญญาณกระแสที่วัดได้จากการจำลอง การทำงานของวงจร

สำหรับการวิเคราะห์ค่าการบริโภคกำลัง (Power Dissipation) ของวงจรที่นำเสนอ เราสามารถใช้การวิเคราะห์ องค์ประกอบอนุกรมฟูริเยร์ที่ความถี่มูลฐาน (Fundamentalfrequency Fourier's Component) เพื่อคำนวณหา องค์ประกอบไฟตรงของสัญญาณกระแสเดรน [21] ซึ่ง พิจารณาได้ คือ

$$P_d = V_{DD} I_{d0} \tag{18}$$

เมื่อ V_{DD} คือ แรงดันไฟเลี้ยงของวงจร และ $I_{d0} = \frac{1}{T} \int_{0}^{T} i_{d}(t) dt$ คือ องค์ประกอบสัญญาณกระแสเดรนที่ ความถี่มู่ลฐาน

โดยหากพิจารณาการบริโภคกำลังวงจรที่นำเสนอพบว่า แรงดันไฟเลี้ยงที่กำหนดให้มีค่า V_{DD} = 1.8 V และค่าองค์ ประกอบสัญญาณกระแสเดรนที่ได้จากการจำลองการทำงาน I₄₀ = 83.5 nA พบว่า วงจรที่นำเสนอจะมีค่าการบริโภคกำลัง ประมาณ 0.15 µW

นอกจากนี้เพื่อเป็นการวิเคราะห์ผลกระทบของตัวเก็บ ประจุและตัวต้านทางแฝงในตัวมอสทรานซิสเตอร์ที่มีผลต่อ ความกว้างแถบความถี่ใช้งาน (Frequency Response) ของ วงจรที่นำเสนอ จากบล็อกไดอะแกรมดังรูปที่ 1 เราสามารถ เขียนสมการในรูปฟังก์ชันโอนย้ายได้ คือ



$$\frac{I_{RMS}(s)}{I_{IN}(s)} = \frac{I_{SQ}(s)}{I_{IN}(s)} \frac{I_B(s)}{I_{SQ}(s)} \frac{I_{RMS}(s)}{I_B(s)}$$
(19)

โดยจะทำการวิเคราะห์สัญญาณขนาดเล็ก (Small Signal Analysis) ของวงจรดังรูปที่ 3 จากสมการที่ (19) สามารถเขียนฟังก์ชันโอนย้ายของวงจรประมาณการได้ คือ

$$\frac{I_{RMS}(s)}{I_{IN}(s)} = \frac{(g_{m6} - g_{m3}) / (g_{m3} + g_{m5})}{(1 + s(C_3 + C_5 + C_6) / (g_{m3} + g_{m5})))}$$

$$\cdot \frac{g_{m16} / g_{m15}}{(1 + (s(C_{15} + C_{16}) / g_{m15}))} \frac{g_{m7} / g_{m10}}{(1 + (s(C_7 + C_8 + C_9 + C_{10}) / g_{m10}))}$$
(20)

จากสมการที่ (20) สามารถทำการวิเคราะห์โดยแบ่งออก เป็นส่วนตามองค์ประกอบของวงจรย่อย พบว่าขีดจำกัด ความกว้างแถบความถี่ใช้งานของวงจรที่นำเสนอเกิดจาก ค่าโพล (Pole) 3 ตัว เมื่อกำหนดให้ p_1 คือ โพลของวงจร ยกกำลังสอง p_2 คือ โพลของวงจรกรองสัญญาณความถี่ต่ำผ่าน และ p_3 คือ โพลของวงจรสะท้อนกระแส ซึ่งสามารถแสดง สมการของโพลแต่ละตัวตามลำดับได้ คือ

$$p_1 = -\frac{g_{m3} + g_{m5}}{C_3 + C_5 + C_6} \tag{21}$$

$$p_2 = -\frac{g_{m15}}{C_{15} + C_{16}} \tag{22}$$

$$p_3 = -\frac{g_{m10}}{C_7 + C_8 + C_9 + C_{10}} \tag{23}$$

จากสมการที่ (21)–(23) เราจะสามารถทำการวิเคราะห์ เพื่อหาความกว้างแถบความถี่ใช้งานของวงจร โดยการ ประมาณค่าความถี่ของโพลแต่ละตัว จากนั้นพิจารณาความถี่ ของโพลตัวที่ต่ำที่สุดเป็นขีดจำกัดด้านความถี่สูงของวงจร โดย หากพิจารณาที่กระแสอินพุต I_{IN} = 100 µA และพารามิเตอร์ ของมอสทรานซิสเตอร์ ที่ใช้ออกแบบมีค่า g_{m3} = 32.24 × 10⁻⁶ AV⁻¹, g_{m5} = 55.35 × 10⁻⁶ AV⁻¹, g_{m10} = 20.57 × 10⁻⁶ AV⁻¹, g_{m15} = 18.34 × 10⁻⁶ AV⁻¹, C_3 = 13.63 × 10⁻¹⁵ F, C_5 = C_6 = 17.63 × 10⁻¹⁵ F, C_7 = C_8 = C_9 = C_{10} = 15.98 × 10⁻¹⁵ F และ C_{15} = C_{16} = 12.87 × 10⁻¹⁵ F พบว่า ความถี่ของโพล p_1 =285.14 MHz, p_2 = 113.39 MHz และ p_3 = 51.22 MHz ซึ่งพิจารณาได้ว่าขีดจำกัดการทำงาน ทางด้านความถี่จะขึ้นอยู่กับวงจรสะท้อนกระแส โดยค่า ความกว้างแถบความถี่ใช้งานของวงจรที่นำเสนอ คือ

$$f_{-3dB} = \frac{g_{m10}}{2\pi (C_7 + C_8 + C_9 + C_{10})}$$
(24)

ดังนั้น จะสามารถพิจารณาได้ว่าเมื่อกระแสอินพุต *I_{IN}* = 100 μA วงจรที่นำเสนอจะมีความกว้างแถบความถี่ใช้งาน เท่ากับ 51.22 MHz

3. ผลการจำลองการทำงานของวงจร

เพื่อเป็บการยืบยับสบรรถบะของวงจรหาค่าเอลี่ย กำลังสองของสัญญาณที่นำเสนอในรูปที่ 3 จึงได้จำลองการ ทำงานของวงจรด้วยโปรแกรม HSPICE โดยใช้แบบจำลอง ซีมอสพารามิเตอร์ของ BSIM3v3 ระดับ 49 เทคโนโลยี TSMC 0.18 um เมื่อกำหนดให้ขนาดความกว้างยาวประสิทธิผล ของช่องทางเดินกระแส (*W/L*) ของมอสทรานซิสเตอร์ M14 มีค่า 4 µm/0.5 µm และมอสทรานซิสเตอร์ M17 มีค่า 5.7 µm/0.5 µm สำหรับมอสทรานซิสเตอร์ตัวอื่นๆ มีค่า 2 um/0.5 um โดยผลการจำลองการทำงานของวงจรที่ นำเสนอ จะทำการทดสอบคุณสมบัติทางเวลา (Transient) เมื่อกำหนดให้แรงดันไฟเลี้ยง V_{DD} มีค่า 1.8 V ตัวเก็บประจ C_{4V} มีค่า 50 nF และสัญญาณอินพุต I_{IN} อยู่ในรูปของสัญญาณซายน์ ้สัญญาณสามเหลี่ยม และสัญญาณสี่เหลี่ยม ซึ่งผลการจำลอง การทำงานของวงจรแสดงได้ดังรูปที่ 4 ถึงรูปที่ 6 ตามลำดับ ซึ่งจะเห็นได้ว่าวงจรที่ออกแบบสามารถแปลงสัญญาณเพื่อ หาค่าเฉลี่ยกำลังสองของสัญญาณได้ดีสอดคล้องตามทฤษฎี ที่นำเสนอ

จากรูปที่ 4 ถึงรูปที่ 6 แสดงผลตอบสนองทางเวลาของ วงจรหาค่าเฉลี่ยกำลังสองของสัญญาณที่นำเสนอ เมื่อกำหนด ให้สัญญาณอินพุต $I_{IN} = 100 \ \mu A$ ความถี่ 100 kHz อยู่ใน รูปสัญญาณซายน์ สัญญาณสามเหลี่ยม และสัญญาณสี่เหลี่ยม ตามลำดับ พบว่า สัญญาณเอาต์พุต I_{RMS} ที่ได้มีค่าเท่ากับ 70.6 μA , 58.1 μA และ 99.1 μA ซึ่งความคลาดเคลื่อนของ



รูปที่ 5 ผลตอบสนองทางเวลากรณีสัญญาณสามเหลี่ยม

การแปลงสัญญาณมีค่าเท่ากับ ร้อยละ 0.14, 0.69 และ 0.9 ตามลำดับ

จากผลการจำลองการทำงานของวงจรที่นำเสนอแสดง ให้เห็นว่าวงจรที่ออกแบบสามารถคำนวณหาค่า เฉลี่ยกำลังสอง ของสัญญาณได้ทุกรูปสัญญาณ และค่าความคลาดเคลื่อน ของการแปลงสัญญาณตลอดช่วงสัญญาณอินพุตที่สนใจ ต่ำกว่าร้อยละ 1 นอกจากนี้ยังพบว่า ที่สัญญาณอินพุตมีขนาด สูงสุด 100 µA จะมีค่าการบริโภคกำลังต่ำกว่า 0.15 µW

เพื่อเป็นการทดสอบคุณสมบัติด้านการหน่วงเวลา (Time Delay) ของวงจรที่นำเสนอ โดยจะกำหนดให้สัญญาณ อินพุต I_{IN} อยู่ในรูปของสัญญาณซายน์มีขนาด 100 μ A ความถี่เท่ากับ 100 kHz จากนั้นทำการเปลี่ยนค่าตัวเก็บ ประจุ ให้มีค่า 10 nF, 50 nF และ 100 nF พบว่า สัญญาณ เอาต์พุต I_{RSM} ที่ได้มีค่าการหน่วงเวลาประมาณ 150 μ S,



รูปที่ 6 ผลตอบสนองทางเวลากรณีสัญญาณสี่เหลี่ยม



ร**ูปที่ 7** ความสัมพันธ์ระหว่างค่าตัวเก็บประจุกับการหน่วง เวลาของวงจร

650 μS และ 1.25 mS ตามลำดับ ซึ่งผลการทดสอบ คุณสมบัติดังกล่าวแสดงได้ดังรูปที่ 7

จากรูปที่ 7 แสดงให้เห็นว่าการเลือกใช้ค่าตัวเก็บประจุ C_{AV} ที่มีค่ามากๆ ในการออกแบบวงจรจะทำให้ค่าการ กระเพื่อมของสัญญาณมีค่าน้อย แต่ก็จะทำให้การหน่วงเวลา ของวงจรมีค่ามากขึ้น ดังนั้น ในการพิจารณาเลือกใช้ค่าตัวเก็บ ประจุ C_{AV} ในการออกแบบวงจรจะต้องเลือกค่าตัวเก็บประจุ ที่มีความเหมาะสมกับการนำไปประยุกต์ใช้งาน

เพื่อเป็นการแสดงให้เห็นคุณสมบัติการทำงานของวงจร ด้านความแม่นยำ (Accuracy) ของการวัดสัญญาณ เมื่อ สัญญาณอินพุตมีค่าตัวประกอบค่ายอด (Crest Factor; CF) ที่แตกต่างกัน

โดยที่ตัวประกอบค่ายอด นิยามว่า เป็นอัตราส่วนของ





Rectangular Pulse Train





รูปที่ 9 กราฟความสัมพันธ์ของค่าความผิดพลาดเทียบกับ ค่าตัวประกอบค่ายอด

ค่ายอดขนาดของสัญญาณ หารด้วยค่าเฉลี่ยกำลังสองของ สัญญาณ [22]

การทดสอบการทำงานของวงจรจะทำการทดลองโดย กำหนดให้สัญญาณอินพุตเป็นสัญญาณขบวนพัลส์ ดังรูปที่ 8 มีขนาดของสัญญาณอินพุต I_M คงที่เท่ากับ 100 µA และมี ความกว้างของพัลส์ (Pulse Width) t₁ เท่ากับ 100 µs โดย จะทำการแปรค่ารอบทำงาน (Duty Cycle) ตามตัวประกอบ ค่ายอดตั้งแต่ 1 ถึง 10 (CF = 1 ถึง 10) จากนั้นพิจารณาหา ค่าความผิดพลาด (Conversion Error) ของสัญญาณเอาต์พุต I_{RMS} ที่ตัวประกอบค่ายอดต่างๆ [23] พบว่า วงจรที่ออกแบบ มีความแม่นยำในการแปลงสัญญาณเพื่อหาค่าเฉลี่ยกำลังสอง ของสัญญาณ เมื่อสัญญาณอินพุตมีค่าตัวประกอบค่ายอด ตั้งแต่ 1 ถึง 2 มีค่าความผิดพลาดไม่เกินร้อยละ 0.81 และใน กรณีค่าตัวประกอบค่ายอดตั้งแต่ 3 ถึง 10 ค่าความผิดพลาด ไม่เกินร้อยละ 1.96 ดังแสดงในรูปที่ 9 ซึ่งสามารถพิจารณา ได้ว่าเมื่อกำหนดให้สัญญาณอินพุตมีค่าตัวประกอบค่ายอด เพิ่มขึ้นจะส่งผลให้ค่าความผิดพลาดสัญญาณเอาต์พุตมีค่า เพิ่มสูงขึ้น ซึ่งเป็นผลมาจากความผิดเพี้ยนของสัญญาณ (Distorted Waveform) ที่มากขึ้น

นอกจากนี้การทดสอบการทำงานของวงจรในเชิง ความถี่เพื่อหาความกว้างแถบความถี่ (Bandwidth) สามารถ ทดลองได้โดยการกำหนดให้สัญญาณอินพุต I_{IN} เป็นสัญญาณ ซายน์มีขนาดคงที่ จากนั้นจึงทำการแปรเปลี่ยนค่าความถึ่ ของสัญญาณอินพตให้เพิ่มขึ้น แล้วพิจารณาว่า ณ ความถึ นั้นๆ วงจรจะยังคงสามารถแปลงสัญญาณเพื่อหาค่าเฉลี่ย กำลังสองของสัญญาณได้อย่างถูกต้อง โดยสัญญาณเอาต์พุต I_{RMS} จะยังคงมีค่าความคลาดเคลื่อนไม่เกินค่าที่กำหนด [23], [24] ตัวอย่างเช่น หากต้องการทราบว่าวงจรที่ออกแบบเมื่อ สัญญาณอินพุต I_{IN} มีขนาด 100 µA จะมีความกว้างแถบ ความถี่เท่าไหร่ โดยที่มีค่าความคลาดเคลื่อนไม่เกินร้อยละ 1 เราจะสามารถทดสอบการทำงานของวงจรได้โดยทำการ แปรเปลี่ยนค่าความถี่ของสัญญาณอินพุตให้เพิ่มขึ้น พบว่า ้สัญญาณเอาต์พุต I_{RMS} มีค่าความคลาดเคลื่อนไม่เกินร้อยละ 1 ที่ความถี่สูงสุด 50 MHz ซึ่งหากเพิ่มความถี่มากกว่านี้ สัญญาณเอาต์พุตจะมีค่าลดลง และส่งผลให้ค่าความคลาด เคลื่อนสูงมากขึ้นกว่าที่กำหนดไว้

จากผลการจำลองการทำงานของวงจรดังรูปที่ 3 เพื่อ หาความกว้างแถบความถี่ใช้งานของวงจร โดยจะกำหนดให้ ค่าความคลาดเคลื่อนไม่เกิน ร้อยละ 1 (-3dB Bandwidth for 1% Addition Error) พบว่า วงจรที่ออกแบบมีความ กว้างแถบความถี่ใช้งานสูง กล่าวคือ เมื่อสัญญาณอินพุต *I*_{IN} มีขนาด 50 μA และ 100 μA ความกว้างแถบความถี่ที่ได้ มีค่า 30 MHz และ 50 MHz ตามลำดับ

4. สรุป

บทความวิจัยนี้นำเสนอวงจรหาค่าเฉลี่ยกำลังสองของ สัญญาณที่ซีมอสทำงานในโหมดกระแสบนพื้นฐานหลักการ ทรานส์ลิเนียร์ โดยมุ่งเน้นให้วงจรที่ออกแบบสามารถทำงาน ได้ดีรองรับสัญญาณอินพุตได้ทุกรูปแบบของสัญญาณ ทั้งสัญญาณด้านบวกและลบ โดยไม่ต้องใช้วงจรเรียงกระแส

คุณสมบัติ	[20]	[25]	[26]	ที่นำเสนอ
หลักการที่ใช้ออกแบบ	Class-AB transconductance	Translinear	Translinear	Translinear
เทคโนโลยีมอสทราสซิสเตอร์	0.5 µm	0.35 µm	0.18 µm	0.18 µm
แรงดันไฟเลี้ยง	1.5 V	3.3 V	1.2 V	1.8 V
พิสัยพลวัตของกระแสอินพุต	12 µA–22 µA	ไม่รายงาน–20 μA	2.5 µA–30 µA	0.5 μA–100 μA
ความคลาดเคลื่อนการแปลงสัญญาณ	< 3%	> 1%	< 3%	< 1%
การบริโภคกำลัง	ไม่รายงาน	283 µW	100 µW	0.15 µW
ตัวเก็บประจุ	125 nF	0.01 pF	300 nF	50 nF
ความกว้างแถบความถี่ใช้งาน	ไม่รายงาน	ไม่รายงาน	ไม่รายงาน	ไม่รายงาน
จำนวนมอสทรานซิสเตอร์	40 MOS	19 MOS	18 MOS	17 MOS
พื้นที่การทำงานของอินพุต	1 Quad.	2 Quad.	2 Quad.	2 Quad.
ข้อคิดเห็น	- ต้องการใช้วงจร	- ใช้ออปแอมป์เพิ่มใน	- ใช้แรงไบอัส	
	เรียงกระแสแบบ	การออกแบบ 2 ตัว	ภายนอก 0.55 V	
	เต็มคลื่นต่อร่วม	 ใช้กระแสไบอัสคงที่ 		
	ภายนอกในส่วน	l _{b1} =l _{b2} =l _{b3} มีค่า 1 µA		
	ภาคอินพุต			
	- ใช้แรงดันไบอัส			
	ภายนอก 1.2 V			

ตารางที่ 1 เปรียบเทียบคุณสมบัติวงจรหาค่าเฉลี่ยกำลังสองของสัญญาณที่นำเสนอ

ต่อเพิ่ม ภายใต้แรงดันไฟเลี้ยงต่ำ (1.8 V) ในช่วงกระแส อินพุตที่กว้าง (0.5 μA–100 μA) โดยมีความคลาดเคลื่อน ในการแปลงสัญญาณตลอดช่วงสัญญาณอินพุตน้อยมาก (< 1%) และมีการบริโภคกำลังที่ต่ำมาก (0.15 μW) รวมถึง จำนวนมอสทรานซิสเตอร์ในการออกแบบวงจรไม่มาก (17 MOS) นอกจากนี้วงจรที่นำเสนอมีความกว้างแถบความถี่ ที่สูงมาก (50 MHz) และมีความแม่นยำในการแปลงสัญญาณ ที่ตัวประกอบค่ายอดตั้งแต่ 1 ถึง 10 ไม่เกินร้อยละ 1.96 ซึ่ง สามารถสรุปคุณสมบัติต่างๆ ของวงจรหาค่าเฉลี่ยกำลังสอง ของสัญญาณที่นำเสนอเปรียบเทียบกับวงจรที่มีการนำเสนอ ก่อนหน้านี้ได้ดังตารางที่ 1

เอกสารอ้างอิง

[1] A. J. Peyton and V. Walsh, *Analog Electronic with Op Amps*: A Source Book of Practical Circuit. Cambridge University Press, Cambridge: UK, 1993.

- [2] K. Kaewdang, C. Fongsamut, K. Kumwachara, and W. Surakampontorn, "An integrable CMOSbased true RMS-to-DC converter using class AB amplifier," in *Proceeding of EECON-24*, pp. 136–141, 2001 (in Thai).
- [3] P. B. Petrovic, "Electronically controllable current-mode true RMS to DC converter," *Journal of Microelectronics, Electronic Components and Materials*, vol. 45, no. 2, pp. 117–124, 2015.
- [4] G. Lian, S. Zhang, M. Zhang, M. Cheng, and X. Suo, "Application of the RMS-to-DC converter in transformer winding deformation tester,"



in International Conference on Artificial Intelligence, Management Science and Electronic Commerce (AIMSEC), 2011, pp. 3796–3799.

- [5] S. A. P. Haddad and W. A. Serdijin, Ultra Low-Power Biomedical Signal Processing. Springer Publishers, Dordrecht: NL, 2009.
- [6] W. Surakampontorn and K. Kumwachara, "A dual translinear-based true RMS-to-DC converter," *IEEE Transactions on Instrumentation and Measurements*, vol. 47, no. 2, pp. 459–464, 1999.
- J. Mulder, A. C. van der Woerd, W. A. Serdijn, and A. H. M. van Roermund, "An RMS-DC converter based on the dynamic translinear principle," *IEEE Journal of Solid-State Circuits*, vol. 32, no. 7, pp. 1146–1150, 1997.
- [8] A. J. Lopez-Martin and A. Carlosena, "A 1.5V current-mode CMOS RMS-to-DC converter," *Analog Integrated Circuits and Signal Processing*, vol. 36, no. 1, pp. 137–143, 2003.
- [9] W. S. Wey and Y. C. Huang, "A CMOS delta-sigma true RMS converter," *IEEE Journal of Solid-State Circuits*, vol. 35, no. 2, pp. 248–257, 2000.
- [10] E. Farshidi and S. M. Sayedi, "A micropower multi decade dynamic range current-mode true RMS-to-DC converter," in *IEEE Northeast Workshop on Circuits and Systems (NEWCAS)*, 2007, pp.1493–1496.
- [11] M. H. Danesh, S. Nikseresht, and M. Dehdast, "A current-mode RMS-to-DC converter based on translinear principle," *International Journal of Electrical and Electronics Engineering*, vol. 3, pp. 90–93, 2013.
- [12] S. Minaei and C. Psychalinnos, "Two-quadrant fully integrable rms-to-dc converter for handling

low-frequency signals," *International Journal of Electronics and Communications (AEU)*, vol. 69, pp. 1897–1901, 2015.

- [13] C. Toumazou, F. J. Lidgey, and D. G. Haigh, Analogue IC Design: The current-mode approach.
 Peter Peregrinus, London: UK, 1990.
- [14] L. Safari and S. J. Azhari, "A novel low voltage very low power CMOS class AB current output stage with ultra high output current drive capability," *Microelectronics Journal, Elsevier,* vol. 43, pp. 34–42, 2012.
- [15] R. J. Wiegerink, Analysis and Synthesis of MOS Translinear Circuits, Massachusetts Kluwer Academic Publishers, 1993.
- [16] S. Pookaiyadom, K. Dejhan, and C. Watanachaiprateep,
 "Electronically tunable filter blocks," *International Journal of Electronics*, vol. 46, pp. 521–527, 1979.
- [17] Y. J. Wong and W. E. Ott, *Function Circuits: Design and Applications*. McGraw-Hill, 1976.
- [18] Z. Wang, "Novel pseudo RMS current converter for sinusoidal signals using a CMOS precision current rectifier," *IEEE Transactions on Instrumentation* and Measurements, vol. 39, no. 4, pp. 670–671, 1990.
- [19] K. Kaewdang, K. Kumwachara, and W. Surakampontron, "A translinear-based true RMS-to-DC converter using only npn BJTs," *International Journal of Electronics and Communications (AEU)*, vol. 63, no. 6, pp. 472–477, 2009.
- [20] C. A. De La Cruz-Blas, A. Lopez-Martin, A. Carlosena, and J. Ramirez-Angulo, "1.5-V Current-mode CMOS true RMS-DC converter based on class-AB transconductors," *IEEE Transactions on Circuits* and Systems II: Express Briefs. vol. 52, no. 7,

pp. 376-379, 2005.

- [21] A. Worapishet, Wireless CMOS Integrated Circuits Techniques. Mahanakorn University of Technology, Bangkok: TH, 2011.
- [22] H. L. Helms, Linear Integrated Circuit Devices 1987: Source Book. Prentice-Hall, Englewood Cliffs: NJ, 1987.
- [23] Analog Devices, Low Level True RMS-to-DC Converter AD636 [Online]. Availble. http:// www.analog.com/media/en/technicaldocumentation/data-sheets/AD636.pdf
- [24] B. P. Van Drieenhuizen and R. F. Wolffenbuttel, "Integrated micromachined electrostatic true

RMS-to-DC converter," *IEEE Transactions on Instrumentation and Measurements*, vol. 44, no. 2, pp. 370–373, 1995.

- [25] K. Gupta, M. Bhardwaj, B. P. Singh, and R. Choudhary, "Design of low power low cost true RMS-to-DC converter," in *International Conference on Advanced Computing and Communication Technologies*, 2012, pp. 364–367.
- [26] E. Farshidi and H. Asiaban, "A new true RMS-to-DC converter using up-down translinear loop in CMOS technology," *Analog Integrated Circuits* and Signal Processing, vol. 70, pp. 385–390, 2012.