



การปรับปรุงวงจรถูกไหมดกระแสวิกวดแรนที่มีค่าอินพุตอิมพีแดนซ์ต่ำ และค่าเอาต์พุตอิมพีแดนซ์สูงมาก

ธวัชชัย ทองเหลี่ยม*

สาขาวิชาวิศวกรรมไฟฟ้า, คณะวิทยาศาสตร์และเทคโนโลยี, มหาวิทยาลัยราชภัฏนครปฐม

* ผู้ประสานงานเผยแพร่ (Corresponding Author), E-mail: thawatchait@webmail.npru.ac.th

วันที่รับบทความ: 1 กรกฎาคม 2564; วันที่ทบทวนบทความ: 29 กันยายน 2564 ; วันที่ตอบรับบทความ: 13 ตุลาคม 2564

วันที่เผยแพร่ออนไลน์: 20 ธันวาคม 2564

บทคัดย่อ: วงจรถูกแอมป์อินพุตอิมพีแดนซ์ต่ำและค่าเอาต์พุตอิมพีแดนซ์สูงมากด้วยวงจรถูกแอมป์อินพุตอิมพีแดนซ์ต่ำและค่าเอาต์พุตอิมพีแดนซ์สูง งานวิจัยที่ผ่านมาไม่ได้ออกแบบให้วงจรมีค่าอินพุตและเอาต์พุตอิมพีแดนซ์ตามคุณลักษณะของวงจรถูกไหมดกระแสวิกวดแรน บทความนี้แนะนำเสนอการปรับปรุงวงจรถูกไหมดกระแสวิกวดแรนที่ วงจรที่นำเสนอถูกออกแบบด้วยวงจรถูกแอมป์อินพุตอิมพีแดนซ์ต่ำและค่าเอาต์พุตอิมพีแดนซ์สูงแบบแคสโคดซึ่งมีค่าอินพุตอิมพีแดนซ์ต่ำด้วยวิธีการป้อนกลับแบบลบ วิธีการนี้จะทำให้วงจรถูกไหมดแรนได้รับกระแสอินพุตได้ดี วงจรถูกไหมดแรนถูกออกแบบให้มีค่าเอาต์พุตอิมพีแดนซ์สูงมากด้วยวงจรถูกแอมป์อินพุตอิมพีแดนซ์ต่ำและค่าเอาต์พุตอิมพีแดนซ์สูงแบบแคสโคดที่ส่งผลให้ภาคเอาต์พุตสามารถจ่ายกระแสให้กับวงจรถูกไหมดแรนได้อย่างถูกต้อง วงจรถูกไหมดแรนถูกออกแบบโดยใช้เทคโนโลยีซีมอสของ TSMC ขนาด $0.18 \mu\text{m}$ วงจรที่นำเสนอใช้แรงดันไฟเลี้ยงเท่ากับ 1.5 V ซึ่งต่ำกว่างานวิจัยที่ผ่านมา งานวิจัยนี้ทำการออกแบบให้มอสทรานซิสเตอร์ทำงานย่านอิมิตัว ผลการจำลองแสดงค่าอินพุตอิมพีแดนซ์เท่ากับ $106.93 \Omega (f \leq 1 \text{ MHz})$ ซึ่งน้อยกว่างานวิจัยที่ผ่านมา ส่งผลให้วงจรถูกไหมดแรนสามารถรับกระแสอินพุตได้ดี ผลการจำลองแสดงค่าเอาต์พุตอิมพีแดนซ์เท่ากับ $4.45 \text{ G}\Omega (f \leq 1 \text{ kHz})$ ซึ่งสูงกว่างานวิจัยที่ผ่านมา วงจรถูกไหมดแรนสามารถจ่ายกระแสไปให้วงจรถูกไหมดแรนได้ดี

คำสำคัญ: วงจรถูกไหมดกระแสวิกวดแรน; วงจรถูกไหมดแรนที่มีค่าอินพุตอิมพีแดนซ์ต่ำ; ค่าเอาต์พุตอิมพีแดนซ์สูงมาก; ซุปเปอร์แคสโคดมอสทรานซิสเตอร์

Improvement Current-Mode Four-Quadrant Multiplier Low input Impedance and Very High Output Impedance

Thawatchai Thongleam*

Program in Electrical Engineering, Faculty of Science and Technology,
Nakhon Pathom Rajabhat University

* Corresponding author, E-mail: thawatchait@webmail.npru.ac.th

Received: 1 July 2021; Revised 29 September 2021; Accepted: 13 October 2021

Online Published: 20 December 2021

Abstract: The analog current-mode multiplier is used in the modulator, frequency double, variable gain amplifier, and peak detector since the characteristic of the current mode integrated circuit is high bandwidth. In addition, the current mode multiplier must have a low input impedance and the high output impedance. The previous studies are not designed so that circuit has input and output impedance following to characteristics of the current mode multiplier. This paper presents the improvement of the current mode four-quadrant multiplier. The proposed circuit is designed based on the cascade current squarer circuits. The current mode four-quadrant multiplier is designed that input impedance is low value with negative feedback. In this technique, the circuit receives the proper input current. Furthermore, the current multiplier is designed to have high output impedance with a super-cascode MOS transistor. As a result, the output stage pushes the current to the next stage correctly. Therefore, the current mode four-quadrant multiplier circuit is designed using 0.18 μm TSMC CMOS technology. The supply voltage of the proposed circuit is 1.5 V which is lower than previous research. This research is designed in order to that the MOS transistors are operated in the saturation region. The simulation results show that input impedance is equal to 106.93 Ω ($f \leq 1$ MHz), thus ultra-lower than other research papers. The simulation results show that output impedance is equal to 4.45 G Ω ($f \leq 1$ kHz) which is higher than previous studies. Also, the output stage can push the source current to the next state effectively.

Keywords: Current-Mode Multiplier; Four-Quadrant Multiplier; Low Input Impedance; Very High Output Impedance, Super-Cascode MOS Transistor



1. บทนำ

วงจรคุณแบบแอนะล็อกเป็นวงจรที่สำคัญซึ่งถูกที่ใช้ในงานประมวลผลสัญญาณ เช่น วงจรมอดูเลเตอร์ (Modulator) [1, 2] วงจรความถี่ดับเบิล (Frequency Doubler) [3] วงจรปรับอัตราขยาย (Variable Gain Amplifier) [4] วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control) [5] วงจรตรวจจับค่าแอมพลิจูด (Peak Detector) [6] วงจรโครงข่ายประสาทแบบแอนะล็อก (Analog Neural Network) [7] และวงจรควบคุมลอจิกฟัซซี (Fuzzy Logic Controller) [8] เป็นต้น การนำวงจรคุณไปใช้งานในวงจรต่าง ๆ ต้องคำนึงถึงลักษณะการใช้งาน เช่น ย่านความถี่ที่ใช้งาน ขนาดแหล่งจ่ายไฟวงจร ระดับสัญญาณอินพุต ความผิดเพี้ยนจากการคุณสัญญาณ ค่าอินพุตอิมพีแดนซ์ต่ำมาก และค่าเอาต์พุตอิมพีแดนซ์ไม่สูงมาก เป็นต้น วงจรคุณแบบแอนะล็อกถูกแบ่งออกเป็นสองโหมดการทำงาน ดังนี้ (1) วงจรคุณโหมดแรงดัน และ (2) วงจรคุณโหมดกระแส เนื่องจากปัจจุบัน ขนาดของเทคโนโลยีซีมอสลดลงอย่างมาก และแรงดันไฟเลี้ยงของวงจรต้องลดลงตาม ด้วยเหตุนี้ วงจรคุณโหมดแรงดันจึงมีย่านการสวิงของสัญญาณลดลงตามด้วย ซึ่งเป็นผลให้อัตราส่วนระหว่างสัญญาณต่อสัญญาณรบกวนลดลง (Signal to Noise Ratio) ขณะที่วงจรถ่ายโหมดกระแสไม่มีข้อจำกัดในเรื่องของย่านการสวิงของสัญญาณ เนื่องจากปริมาณสัญญาณกระแสอินพุต และเอาต์พุตไม่ได้ขึ้นอยู่กับแรงดันไฟเลี้ยง ดังนั้น วงจรคุณโหมดกระแสมีข้อดีกว่าวงจรถ่ายโหมดแรงดัน [9]

วงจรถ่ายโหมดกระแสถูกออกแบบให้มอสทรานซิสเตอร์ทำงานในย่านอ่อนแอ (Weak Inversion Region) หรือย่านแข็งแรง (Strong

inversion Region) (ย่านเชิงเส้น หรือย่านอิมิตัว หรือทำงานทั้งสองย่าน) [10-19] มอสทรานซิสเตอร์ทำงานย่านแข็งแรงมีข้อดีกว่ามอสทรานซิสเตอร์ทำงานย่านอ่อนแอได้แก่ วงจรมีแบนด์วิดท์สูง ย่านของกระแสอินพุตสูง ความผิดเพี้ยนต่ำ และความเป็นเชิงเส้นสูง อย่างไรก็ตาม มอสทรานซิสเตอร์ทำงานย่านแข็งแรงก็มีข้อด้วยได้แก่ วงจรใช้แรงดันไฟเลี้ยงสูง และผลรวมของกำลังสูง วงจรคุณกระแสสี่ควอดแรนท์ถูกออกแบบอาศัยโครงสร้างของวงจรถ่ายโหมดกระแส [11-12] งานวิจัย [11] ได้นำหลักการของวงจรถ่ายโหมดกระแสพื้นฐานมากออกแบบเป็นวงจรถ่ายโหมดกระแสสองวงจรถ่ายโหมดด้วยมอสทรานซิสเตอร์ชนิดเอ็นและชนิดพี ส่งผลให้วงจรมีความถี่สูงที่ความถี่สูงได้ดี และวงจรถ่ายโหมดแรงดันไฟเลี้ยงสูง ค่าอินพุตอิมพีแดนซ์เท่ากับ $1/g_{m17,19}$ และค่าเอาต์พุตอิมพีแดนซ์เท่ากับ r_{o37} ซึ่งมีค่าไม่สูงมาก งานวิจัย [12] ได้นำเสนอมอสทรานซิสเตอร์สองวงจรถ่ายโหมดด้วยวงจรถ่ายโหมดกระแสพื้นฐานมาออกแบบเป็นวงจรถ่ายโหมดกระแสสองวงจรถ่ายโหมดแรงดันไฟเลี้ยงเท่ากับ $2V_{GS} + V_{Dsat}$ ภาคอินพุตของวงจรถ่ายโหมดใช้ทรานซิสเตอร์ชนิดเอ็นต่อลักษณะไดโอดแคสโคด ซึ่งมีค่าอินพุตอิมพีแดนซ์เท่ากับ $1/2g_{mR1,5}$ ภาคเอาต์พุตของวงจรถ่ายโหมดเท่ากับ $r_{o11(25)}$ นอกจากนี้ วงจรมีแบนด์วิดท์ไม่สูงมาก วงจรถ่ายโหมดสี่ควอดแรนท์ถูกนำเสนอในงานวิจัย [13-14] ได้นำวงจรถ่ายโหมดสองพื้นฐานหรือวงจรถ่ายโหมดเรอร์ (Squarer Circuit) มาออกแบบเป็นวงจรถ่ายโหมดภาคอินพุตของวงจรถ่ายโหมดสองใช้มอสทรานซิสเตอร์ชนิดเอ็นต่อลักษณะไดโอดแล้วต่อแคสโคดกับมอสทรานซิสเตอร์ชนิดเอ็น ซึ่งมีค่าอินพุตอิมพีแดนซ์เท่ากับ $1/g_m$ และภาคเอาต์พุตมีค่าอินพุต



อิมพีแดนซ์เท่ากับ r_o ซึ่งไม่สูงมาก วงจรดังกล่าวใช้แรงดันไฟเลี้ยงสูง ($V_{DD} = 2V_{GS} + V_{Dsat}$)

งานวิจัย [10] [15-19] นำเสนอวงจรคุณกระแสสี่ควอดแรนท์อาศัยวงจรกระแสกำลังสอง หรือวงจรไบควอดราติก (Biquadratic Cell) 4 วงจร วงจรคุณกระแสถูกนำเสนอในงานวิจัย [15] มีการออกแบบให้อินพุตของวงจรกระแสกำลังสองใช้มอสทรานซิสเตอร์ชนิดเอ็น 2 ตัว ต่อกันและแคสโคดที่เพื่อให่วงจรมีแบนด์วิดท์สูง วงจรใช้แรงดันไฟเลี้ยงสูง ($V_{DD} = 2V_{GS}$) วงจรที่นำเสนอมีค่าอินพุตอิมพีแดนซ์เท่ากับ $1/2g_{m1a-c}(2a-c)$ และวงจรมีค่าเอาต์พุตอิมพีแดนซ์ไม่สูง ซึ่งมีค่าเท่ากับ $g_{m4}r_{o4}/2g_{m5}$ งานวิจัย [16] นำเสนอวงจรกระแสกำลังด้วยการไบอัสให้มอสทรานซิสเตอร์ทำงานย่านเชิงเส้น กระแสอินพุตถูกเปลี่ยนเป็นแรงดันไบอัสให้กับทรานซิสเตอร์เอาต์พุต อินพุตอิมพีแดนซ์มีค่าต่ำ ($R_{in} = r_{N(p),lin}/2$) และเอาต์พุตอิมพีแดนซ์ไม่สูง ซึ่งเท่ากับ r_{oc} มอสทรานซิสเตอร์เสมือนเกตลอยถูกนำมาใช้ในภาคเอาต์พุตของวงจรกระแสกำลังในงานวิจัย [10] ซึ่งวงจรถ้ากำลังสองใช้หลักการเดียวกับ [16] กล่าวคือ ด้านอินพุตใช้ตัวต้านทาน $R_{1,2}$ ต่อกันระหว่างอินพุตและตัวเก็บประจุเพื่อเปลี่ยนกระแสอินพุตเป็นแรงดันไบอัส มอสทรานซิสเตอร์ด้านเอาต์พุต ส่งผลให่วงจรใช้พื้นที่ในการสร้างตัวต้านทานและตัวเก็บประจุมาก วงจรทำงานที่ความถี่สูงได้ไม่ดี อินพุตอิมพีแดนซ์ขึ้นอยู่กับ $R_{1,2}$ เอาต์พุตอิมพีแดนซ์เท่ากับ $r_{o1,2}$ งานวิจัย [17] ใช้หลักการเปลี่ยนกระแสอินพุตเป็นแรงดันลักษณะเดียวกับงานวิจัย [10] และ [16] ด้านอินพุตใช้มอสทรานซิสเตอร์ชนิดเอ็นต่อลักษณะไดโอดแคสโคด วงจรไม่สามารถทำงานความถี่สูงได้ และค่าอิมพีแดนซ์เอาต์พุตไม่สูงมาก วงจรคุณโหมดกระแสถูกออกแบบ

ด้วยวงจรกระแสกำลังสองตามแรงดันแบบพับถูกนำเสนอในงานวิจัย [18] วงจรถูกออกแบบให้อเอาต์พุตอิมพีแดนซ์สูง ($R_{out} = g_{m5}r_{o2}r_{o5}$) แต่ค่าอินพุตอิมพีแดนซ์เท่ากับ R_2 ซึ่งใช้พื้นที่ในการสร้างวงจรมาก วงจรที่นำเสนอไม่ได้ถูกออกแบบด้วยวงจรสะท้อนกระแสพื้นฐานจึงทำให้กระแสเอาต์พุตไม่เป็นเชิงเส้นกับกระแสอินพุต งานวิจัย [19] นำเสนอวงจรคุณกระแสสี่ควอดแรนท์และหนึ่งควอดแรนท์ ซึ่งทำการปรับปรุงวงจรถ้ากำลังสองพื้นฐานให้มีเอาต์พุตอิมพีแดนซ์สูงด้วยวงจรถ้ากำลังสองตัวเอง เนื่องจากภาคอินพุตถูกออกแบบด้วยมอสทรานซิสเตอร์ต่อลักษณะไดโอดและต่อแคสโคดกับมอสทรานซิสเตอร์ถูกไบอัสให้ทำงานในย่านเชิงเส้นจึงทำให้อินพุตอิมพีแดนซ์ไม่ต่ำมาก นอกจากนี้มอสทรานซิสเตอร์คู่กลางของวงจรถ้ากำลังสองไม่สมพงษ์กันจึงส่งผลให้กระแสเอาต์พุตไม่เป็นเชิงเส้นกับกระแสอินพุต

เนื่องจากงานวิจัยที่ผ่านมา มีการออกแบบวงจรให้มีความถี่อินพุตอิมพีแดนซ์ ($R_{in(eff)}$) ไม่ต่ำมาก จึงทำให่วงจรดึงกระแสอินพุตเข้ามาที่วงจรได้ไม่ดี นอกจากนี้ งานวิจัยที่ผ่านมา มีค่าเอาต์พุตอิมพีแดนซ์ ($R_{out(eff)}$) ไม่สูงมาก ซึ่งทำให่วงจรจ่ายกระแสไปวงจรลบกระแสได้ไม่ดี งานวิจัยนี้จึงได้นำเสนอการปรับปรุงวงจรถ้าโหมดกระแสสี่ควอดแรนท์ให้มีค่า $R_{in(eff)}$ ต่ำมากด้วยวงจรถ้าโหมดกระแสสี่ควอดแรนท์ ซึ่งผลการจำลองแสดงถึงค่า $R_{in(eff)}$ ที่นำเสนอต่ำกว่าวงจรถ้ากำลังสองพื้นฐาน 9 เท่า งานวิจัยนี้ นำชุปเปอร์แคสโคดมอสทรานซิสเตอร์มาออกแบบให่วงจรมีค่า $R_{out(eff)}$ สูงมาก ซึ่งวงจรถ้าเสนอมีผลการจำลองแสดงค่า $R_{out(eff)}$ ที่สูงกว่าวงจรถ้ากำลังสองพื้นฐาน 186 เท่า



2. การปรับปรุงค่าอินพุตและเอาต์พุตอิมพีแดนซ์



งานวิจัยวงจรรวมทรานซิสเตอร์และสี่ควอดแรนท์ [15] มีค่าอินพุตอิมพีแดนซ์ (R_{in}) ไม่ต่ำมาก ซึ่งจะทำให้กระแสอินพุตไหลเข้าวงจรได้ไม่เต็มที่ ในส่วนของค่าเอาต์พุตอิมพีแดนซ์ (R_{out}) จะมีค่าไม่สูงมาก ส่งผลให้วงจรรวมทรานซิสเตอร์และสี่ควอดแรนท์ไปให้วงจรภาคถัดไปได้ไม่เต็มที่ วิธีการแก้ไขปัญหาดังกล่าวทำได้ด้วยการต่อวงจรลักษณะป้อนกลับแบบลบ (Negative feedback) ที่ภาคอินพุต เพื่อลดค่า $R_{in(eff)}$ ให้ต่ำลงมากได้ และต่อวงจรลักษณะป้อนกลับแบบลบที่ภาคเอาต์พุตเพื่อเพิ่มค่า $R_{out(eff)}$ ให้สูงมากขึ้น

2.1 การปรับปรุงวงจรระแสกำลังสองแบบแคสโคด

วงจรระแสกำลังสองแบบแคสโคดถูกออกแบบให้มีค่า $R_{in(eff)}$ ต่ำดังแสดงในรูปที่ 1 (ก) ด้วยการเพิ่มวงจรรขยายไม่กลับเฟสดังแสดงในรูปที่ 1 (ข) วงจรระแสกำลังสองแบบแคสโคดถูกต่อลักษณะป้อนกลับแบบลบ [20] ซึ่งเขียนได้ดังสมการที่ (1)

$$R_{in(eff)} \cong \frac{1}{g_{m4a} + g_{m1a}g_{mA1}(r_{OA1} \parallel r_{OA2})} \quad (1)$$

เมื่อ $R_{in(eff)}$ คือค่าอิมพีแดนซ์ด้านอินพุตของวงจรรวม $g_{m1a(4a)}$ คือค่าทรานส์คอนดักแตนซ์ของ $M_{1(a)}$ และ M_{4a} g_{mA1} คือค่าทรานส์คอนดักแตนซ์ของ M_{A1} r_{OA1} คือค่าความต้านทานสัญญาณขนาดเล็ก (small-signal resistance) ด้านเอาต์พุตของ M_{A1} ของวงจรรขยายไม่กลับเฟส A_1 และ r_{OA2} คือค่าความต้านทานสัญญาณขนาดเล็กด้านเอาต์พุตของ M_{A2}



รูปที่ 1 (ก) วงจรระแสกำลังสองแบบแคสโคดและ (ข) วงจรรขยายไม่กลับเฟส

ค่า $R_{in(eff)}$ ของวงจรระแสกำลังสองมีค่าลดลงด้วยอัตราขยายของวงจรร้อนกลับ $[g_{mA1}(r_{OA1} \parallel r_{OA2})]$ วงจรระแสกำลังสองแบบแคสโคดที่นำเสนอตั้งแสดงในรูปที่ 1 (ก) ถูกนำมาออกแบบวงจรรวมทรานซิสเตอร์และสี่ควอดแรนท์เพื่อให้มีค่า $R_{in(eff)}$ ต่ำมากได้



2.2 วงจรซัพเปอร์มอสทรานซิสเตอร์

รูปที่ 2 (ก) แสดงซัพเปอร์แคสโคดมอสทรานซิสเตอร์ที่ถูกนำเสนอโดย [21] กรณีสหกรณ์ของซัพเปอร์แคสโคดมอสทรานซิสเตอร์ต่อกับตัวต้านทาน (R_S) ดังแสดงในรูปที่ 2 (ข) ซัพเปอร์มอสมีการต่อลักษณะป้อนกลับแบบลบทำให้ค่าอิมพีแดนซ์ ($r_{D,ST1}$) ขาดเรนสูง ซึ่งเขียนได้ดังสมการที่ (2)



$$r_{D,ST1} \cong g_{mS1b}g_{mS1c} (r_{OS1b} \square r_{OB2})r_{OB1}r_{OS1c} \quad (2)$$

เมื่อ $r_{D,ST1}$ คือค่าความต้านทานสัญญาณขนาดเล็ก ขาดเรนของ M_{ST1} g_{mS1a-c} คือค่าทรานส์คอนดักแตนซ์ของ M_{S1a} ถึง M_{S1c} g_{mA1} คือค่าทรานส์คอนดักแตนซ์ของ M_{A1} r_{OS1a-c} คือค่าความต้านทานสัญญาณขนาดเล็กด้านเอาต์พุตของ M_{A1} $r_{OB1,2}$ คือค่าความต้านทานสัญญาณขนาดเล็กด้านเอาต์พุตของ $I_{B1,2}$ และ R_S คือตัวต้านทานต่อที่ขาซอร์ส


จากข้อดีของวงจรซัพเปอร์แคสโคดมอสทรานซิสเตอร์ซึ่งมีค่า $r_{D,ST1}$ สูง วิธีการนี้ถูกนำมาใช้ออกแบบวงจรคุณกระแสวิกตแรงแท้ให้มีค่า $R_{out(eff)}$ สูงมากได้

3. วงจรคุณโหมตกระแสวิกตแรงแท้ที่นำเสนอ

รูปที่ 3 แสดงวงจรกระแสกำลังสองแบบแคสโคดที่นำเสนอ วงจรประกอบด้วยทรานซิสเตอร์ M_{1a} ถึง M_{4a} A_1 และ M_{ST1} วงจรดังกล่าวเป็นการนำวงจรกระแสกำลังสอง (M_{1a} ถึง M_{4a} และ A_1) แสดงในรูปที่ 1(ก) และทรานซิสเตอร์ M_{ST1} ดังแสดงในรูปที่ 2(ก) มาออกแบบเพื่อให้งจรมีค่า $R_{in(eff)}$ ต่ำมากและมีค่า $R_{out(eff)}$ ($r_{D,ST1-4}$) สูงมาก



รูปที่ 2 (ก) ซัพเปอร์มอสทรานซิสเตอร์ และ (ข) ซัพเปอร์แคสโคดมอสทรานซิสเตอร์ [21]



รูปที่ 3 วงจรกระแสกำลังสองแบบแคสโคดที่นำเสนอ



วงจรรวม CMOS ที่ควอดแรนท์ที่นำเสนอตั้งแสดงในรูปที่ 4 ซึ่งประกอบด้วยทรานซิสเตอร์ M_{1a} ถึง M_{4d} M_{ST1-4} และ M_5 ถึง M_8 วงจรที่นำเสนอถูกออกแบบด้วยวงจรรวมกำลังสองแบบเดสโคดตั้งแสดงในรูปที่ 3 ทรานซิสเตอร์ $i_x + i_y$ สวิตช์เข้าที่โหนด X_1 และทรานซิสเตอร์ $i_x + i_y$ สวิตช์เข้าที่โหนด Y_1 ขณะที่ทรานซิสเตอร์ $i_x - i_y$ สวิตช์เข้าที่โหนด X_2 และทรานซิสเตอร์ $i_x - i_y$ สวิตช์เข้าที่โหนด Y_2 ทรานซิสเตอร์ $i_x - i_y$ และ $i_x - i_y$ ถูกสะท้อนไปที่ M_{2a-d} แล้วไหลผ่าน M_{ST1-4} ซึ่งทรานซิสเตอร์ i_{ST1-4} ซึ่งเขียนสมการกระแส (3) – (6) ได้ดังต่อไปนี้

$$i_{ST1} = K [b + a(i_x + i_y)]^2 \quad (3)$$

$$i_{ST2} = K [b - a(i_x + i_y)]^2 \quad (4)$$

$$i_{ST3} = K [b + a(i_x - i_y)]^2 \quad (5)$$

$$i_{ST4} = K [b - a(i_x - i_y)]^2 \quad (6)$$

เมื่อ i_x คือค่ากระแส X i_y คือค่ากระแส Y i_{ST1-4} คือค่ากระแสเอาต์พุตของ M_{ST1-4} a มีค่าเท่ากับ $[1/2K(V_{DD} - 2V_{TH})]$ b มีค่าเท่ากับ $(V_{DD} - 2V_{TH})/2$ และ K มีค่าเท่ากับ $\mu_n C_{ox} W/2L$ ซึ่ง V_{DD} คือแรงดันไฟเลี้ยงของวงจรรวม V_{TH} คือแรงดันขีดเริ่ม (threshold voltage) μ_n คือค่าความคล่องตัวของโฮลหรืออิเล็กตรอนในสารกึ่งตัวนำ C_{ox} คือค่าความจุระหว่างเกต W คือความกว้างของช่องทางเดินกระแส และ L คือความยาวของช่องทางเดินกระแส

จากสมการ (3) ถึง (6) สังเกตเห็นได้ว่ากระแส i_{ST1-4} เป็นฟังก์ชันกำลังสองของกระแสอินพุต กระแส i_{ST1-4} ถูกนำไปสร้างกระแส i_{O1} และ i_{O2} ซึ่งกระแส i_{O1} มีค่าเท่ากับผลรวมระหว่างกระแส i_{ST1} และ i_{ST2} กรณีที่กระแส i_{O2} มีค่าเท่ากับผลรวมระหว่างกระแส i_{ST3} และ i_{ST4} ซึ่งเขียนได้ดังสมการที่ (7) และ (8)

$$i_{O1} = 2K [b^2 + a^2(i_x + i_y)^2] \quad (7)$$

$$i_{O2} = 2K [b^2 + a^2(i_x - i_y)^2] \quad (8)$$


กระแสเอาต์พุต (i_{out}) ของวงจรมีค่าเท่ากับผลต่างระหว่างกระแส i_{O1} และ i_{O2} ซึ่งเขียนสมการที่ (9) ได้ดังต่อไปนี้

$$i_{out} = i_{O1} - i_{O2} = 8Ka^2 i_x i_y \quad (9)$$

เมื่อ i_{O1} คือผลรวมของกระแส i_{ST1} และ i_{ST2} i_{O2} คือผลรวมของกระแส i_{ST3} และ i_{ST4} และ i_{out} คือผลต่างระหว่างกระแส i_{O1} และ i_{O2}

4. การจำลอง ผลการจำลอง และการวิจารณ์ผลการจำลอง

เพื่อตรวจสอบการทำงานของวงจรรวมที่ควอดแรนท์ที่นำเสนอ งานวิจัยฉบับนี้ใช้โปรแกรม HSPICE เพื่อจำลองการทำงานของวงจรรวม เทคโนโลยีที่ใช้เป็นแบบซีมอสที่มีขนาดเท่ากับ $0.18 \mu m$ ของบริษัทไต้หวัน เซมิคอนดักเตอร์ เมนูเฟกเจอร์ริง จำกัด (Taiwan Semiconductor Manufacturing Company Limited; TSMC) ตารางที่ 1 แสดงขนาดของมอสทรานซิสเตอร์ที่ใช้ในการออกแบบ



รูปที่ 4 วงจรคูณกระแสแบบสี่ควอดแรนท์ที่ถูกปรับปรุง

วงจรทำงานภายใต้ไฟเลี้ยง (V_{DD}) เท่ากับ 1.5 V กระแสไบอัส กระแส I_{DM1a-d} มีค่าเท่ากับ 50 μA I_{DM2a-d} มีค่าเท่ากับ 35 μA และ $I_{D,ST1-4}$ มีค่าเท่ากับ 25 μA ตารางที่ 2 แสดงขนาดมอสทรานซิสเตอร์ของวงจรคูณโหมดกระแสที่นำเสนอ

รูปที่ 5 แสดงผลการตอบสนองทางความถี่ของค่า $R_{in(eff)}$ ของวงจรคูณโหมดกระแสที่นำเสนอ กรณี

ความถี่น้อยกว่า 1 MHz ผลของการจำลองแสดงค่า $R_{in(eff)}$ เท่ากับ 106.93 Ω ซึ่งน้อยกว่าวงจรคูณ [15] ประมาณ 9 เท่า กรณีความถี่มากกว่าหรือเท่ากับ 1 MHz $R_{in(eff)}$ มีค่าเพิ่มขึ้น แต่มีค่าน้อยกว่าค่า $R_{in(eff)}$ ของวงจรคูณ [15] เนื่องจากมอสทรานซิสเตอร์มีตัวเก็บประจุแฝงจึงทำให้เกิดความถี่ซีโรที่อินพุตของวงจร ค่า $R_{in(eff)}$ แปรผันตรงกับความถี่ซีโร กรณีความถี่เพิ่มมากขึ้น $R_{in(eff)}$ จึงมีค่าเพิ่มขึ้นด้วย

ตารางที่ 1 แรงดัน และกระแสของวงจรคูณโหมดกระแสที่นำเสนอ

แรงดัน (V)		แรงดัน (V)	
V_{DD}	1.5 V	V_{B3}	0.2 V
V_{B1}	1.2 V	V_{B1A}	0 V
V_{B2}	1 V	V_{B2A}	0.5 V
กระแส (μA)		กระแส (μA)	
$I_{D,M1a-d}, I_{D,M3a-d}$	40 μA	$I_{D,M4a-d}$	50 μA
$I_{D,M2a-d}$	35 μA	$I_{D,M5-8}$	25 μA
I_{ST1-4}	25 μA	I_{B1-2}	10 μA




ตารางที่ 2 ขนาดมอสทรานซิสเตอร์ของวงจรคูณโหมตกระแสที่นำเสนอ


วงจรมอสทรานซิสเตอร์คูณโหมตกระแสสี่ควอดแรนท์			
ทรานซิสเตอร์	W/L	ทรานซิสเตอร์	W/L
M_{1a-d}, M_{3a-d}	1.25 $\mu\text{m}/0.2 \mu\text{m}$	M_{5-8}	8 $\mu\text{m}/0.5 \mu\text{m}$
M_{2a-d}	0.9 $\mu\text{m}/0.2 \mu\text{m}$	M_{A11-41}	17 $\mu\text{m}/1 \mu\text{m}$
M_{4a-d}	6 $\mu\text{m}/0.5 \mu\text{m}$	M_{A12-42}	10 $\mu\text{m}/1 \mu\text{m}$
ซูปเปอร์มอสทรานซิสเตอร์			
M_{S1a-4a}	0.3 $\mu\text{m}/0.3 \mu\text{m}$	M_{S1c-4c}	0.8 $\mu\text{m}/0.5 \mu\text{m}$
M_{S1b-4b}	0.18 $\mu\text{m}/0.18 \mu\text{m}$		

ผลการตอบสนองทางความถี่ของค่า $R_{out(eff)}$ ของวงจรมอสทรานซิสเตอร์คูณโหมตกระแสที่นำเสนอแสดงในรูปที่ 6 กรณีความถี่น้อยกว่าหรือเท่ากับ 1 kHz ค่า $R_{out(eff)}$ มีค่าเท่ากับ 4.45 G Ω ซึ่งมากกว่า $R_{out(eff)}$ ของวงจรมอสทรานซิสเตอร์ [15] ประมาณ 186 เท่า กรณีความถี่มากกว่าหรือเท่ากับ 1 kHz ค่า $R_{out(eff)}$ ลดลง จนกระทั่งประมาณเท่ากับ 23.9 M Ω ซึ่งมีค่าเท่ากับค่า $R_{out(eff)}$ ของวงจรมอสทรานซิสเตอร์ที่มีตัวเก็บประจุแฝงดังที่กล่าวไว้ ซึ่งทำให้เกิดความถี่โพลที่เอาต์พุตของวงจร เมื่อความถี่เพิ่มมากขึ้น $R_{out(eff)}$ จึงมีค่าลดลง ซึ่งคล้ายกับผลตอบสนองความถี่ของวงจรมอสทรานซิสเตอร์แบบแบบแคสโคด


รูปที่ 7 แสดงผลการจำลองเพื่อหาคุณลักษณะทางดีซีของวงจรมอสทรานซิสเตอร์คูณโหมตกระแสด้วยการกำหนดให้กระแสอินพุต i_x เท่ากับ -10 μA ถึง 10 μA ซึ่งเพิ่มกระแสครั้งละ 5 μA แล้วทำการปรับค่ากระแสอินพุต i_y ตั้งแต่ -25 μA ถึง 25 μA ซึ่งเพิ่มกระแสครั้งละ 1 μA จากผลการจำลองพบว่ากระแสอินพุต i_y มีลักษณะเชิงเส้นในช่วงกระแส i_y ตั้งแต่ -10 μA ถึง 10 μA นอกจากนี้ ผลการจำลองผลการตอบสนองความถี่ของวงจรมอสทรานซิสเตอร์คูณโหมตกระแสที่นำเสนอพบว่าวงจรมอสทรานซิสเตอร์คูณโหมตกระแสมีความถี่คัทออฟเท่ากับ 124 MHz ดังแสดงในรูปที่ 8



รูปที่ 5 ค่า $R_{in(eff)}$ ของวงจรมอสทรานซิสเตอร์คูณโหมตกระแส



รูปที่ 6 ค่า $R_{out(eff)}$ ของวงจรถูกกระแส




รูปที่ 7 กราฟคุณลักษณะทางดีซี


รูปที่ 9 แสดงสัญญาณเอาต์พุตของจรรยา ซึ่งกระแส i_x เท่ากับ 10 μA ความถี่เท่ากับ 50 kHz และกระแส i_y เท่ากับ 10 μA ความถี่เท่ากับ 5 kHz ผลการจำลอง แสดงผลการมอดูเลตของกระแส i_x และกระแส i_y

บทความนี้ได้มีการวิเคราะห์หาค่าสมการ $R_{in(eff)}$ และ $R_{out(eff)}$ ของวงจรถูกนำเสนอมือเพื่อเปรียบเทียบกับงานวิจัยที่ผ่านมา ดังแสดงในตารางที่ 3 ซึ่งพบว่า $R_{in(eff)}$ มีค่าต่ำ

กว่า R_n ของงานวิจัยที่ผ่านมา และ $R_{out(eff)}$ มีค่าสูงกว่า R_{out} ของงานวิจัยที่นำเสนอในอดีต เมื่อเปรียบเทียบ ตารางที่ 4 แสดงการเปรียบเทียบคุณสมบัติของวงจรรุ่นใหม่ตกระแสสี่ควอดแรนท์ที่ถูกปรับปรุง และวงจรรุ่นใหม่ตกระแสในอดีต วงจรที่นำเสนอใช้แรงดันไฟเลี้ยงต่ำกว่างานวิจัยที่ผ่านมา



รูปที่ 8 ผลการตอบสนองความถี่ของวงจรถูกค้น



รูปที่ 9 ผลคุณกระแส i_x และ i_y ของวงจรถูกค้น



ตารางที่ 3 การเปรียบเทียบคุณสมบัติของวงจรรวมโหมดกระแสที่ควอดแรนท์ที่นำเสนอ และงานวิจัยที่ผ่านมา

งานวิจัย	พารามิเตอร์	
	ความต้านทานอินพุต (Ω)	ความต้านทานเอาต์พุต (Ω)
[10]	R_i	r_{O1}
[11]	$1/g_{m17}$	r_{O37}
[12]	$1/2g_{mR1}$	r_{O11}
[13]	$1/g_{m9}$	r_{O14}
[14]	$2/(g_{m1} + 2g_{m2})$	r_{OT5}
[15]	$1/2g_{m1a,2a}$	r_{O3a}
[16]	$R_{1N(P),lin}/2$	r_{OC1}
[17]	$1/2g_{m1,2}$	r_{O10}
[18]	R_2	$g_{m5}r_{O2}r_{O5}$
[19]	$(1/g_{m1A}) + R_{1B}$	$g_{mD1}r_{OD1}R_{S1}$
[22]	$1/g_{m1A}$	$g_{m4A}r_{O2A}r_{O4A}$
[23]	$1/(g_{mn}g_{mnr}r_{Opf})$	$g_{mpf}r_{Opf}r_{Op}$
นำเสนอ	$1/[g_{m4a} + g_{m1a}g_{mA11}(r_{OA11} \square r_{OA12})]$	$g_{mS1b}g_{mS1c}(r_{OS1b} \square r_{OB2})r_{OB1}r_{OS1c}$

ตารางที่ 4 การเปรียบเทียบคุณสมบัติของวงจรรวมโหมดกระแสที่ควอดแรนท์ที่นำเสนอ และงานวิจัยที่ผ่านมา

งานวิจัย	พารามิเตอร์			
	แหล่งจ่ายไฟเลี้ยง (V)	ความถี่ที่ออฟ (MHz)	กำลังสูญเสีย (μW)	เทคโนโลยี (μm)
[10]	1	635	40.4	0.18
[11]	2.8	137	521	0.35
[12]	1.2	32.2	630	0.18
[13]	1.5	300	150	0.18
[14]	1.8	104	180	0.18
[15]	3	413	450	0.5
[16]	2	1,740	850	0.35
[17]	1.5	460	800	0.18
[18]	1.5	1,130	470	0.18
[19]	1.4	178	340	0.18
[22]	1.8	62	144	0.18
[23]	2	260	7,000	0.5
นำเสนอ	1.5	124	550	0.18



5. บทสรุป

งานวิจัยฉบับนี้นำเสนอการปรับปรุงวงจรคูณโหมตกระแสสี่ควอดแรนท์ให้มีค่า $R_{in(eff)}$ ต่ำ และมีค่า $R_{out(eff)}$ สูง วงจรที่นำเสนอถูกออกแบบด้วยวงจรสะท้อนกระแสกำลังสองแบบแคสโคด ซึ่งมีการปรับปรุงด้วยวิธีการป้อนกลับแบบลบเพื่อให้ค่าความต้านทานเสมือนอินพุตต่ำ กรณีความถี่น้อยกว่าหรือเท่ากับ 1 MHz วงจรมีค่า $R_{in(eff)}$ ต่ำมาก อย่างไรก็ตาม กรณีความถี่มากกว่า 1 MHz วงจรมีค่า $R_{in(eff)}$ เพิ่มมากขึ้น ซึ่งอาจจะมากกว่าวงจรที่นำเสนอในอดีต วงจรซูปเปอร์มอสทรานซิสเตอร์ถูกนำมาออกแบบวงจรสะท้อนกระแสกำลังสองมีค่า $R_{out(eff)}$ สูง กรณีความถี่น้อยกว่าหรือเท่ากับ 1 kHz วงจรมีค่า $R_{out(eff)}$ สูงมาก สำหรับกรณีความถี่มากกว่า 1 kHz วงจรมีค่า $R_{out(eff)}$ ลดลง ซึ่งมีค่าประมาณเท่ากับวงจรที่นำเสนอในอดีต การพัฒนาวงจรคูณโหมตกระแสที่นำเสนอสามารถทำได้โดยการออกแบบวงจรป้อนกลับแบบลบภาคอินพุตและภาคเอาต์พุตเพื่อให้ภาคอินพุตมีค่า $R_{in(eff)}$ ต่ำ และภาคเอาต์พุตมีค่า $R_{out(eff)}$ สูง ขณะเดียวกัน วงจรมีผลตอบสนองความถี่สูงมากขึ้น

6. กิตติกรรมประกาศ

คณะผู้วิจัยขอขอบคุณสถาบันวิจัยและพัฒนา มหาวิทยาลัยราชภัฏนครปฐม สนับสนุนทุนวิจัย โครงการวิจัยสู่ความเป็นเลิศเพื่อพัฒนาศักยภาพอาจารย์เข้าสู่ตำแหน่งทางวิชาการ

7. เอกสารอ้างอิง

- [1] D.O. Pederson and K. Mayaram, Analog multipliers, mixers, modulators, Analog Integrated Circuits for Communication, Principles, Simulation and Design, 2nd Ed., Springer, Boston, MA, USA, 2008.
- [2] S. Faruque, Radio frequency modulation made easy, Springer Briefs in Electrical and Computer Engineering, 1st Ed., Springer International Publishing AG, Switzerland, 2017.
- [3] A.J. Lopez-Martin and A. Carlosena, Current-mode multiplier/divider circuits based on the MOS translinear principle, Analog Integrated Circuits and Signal Processing, 2001, 28, 265–278.
- [4] T. Arthansiri and V. Kasemsuwan, Current-mode pseudo-exponential-control variable-gain amplifier using fourth-order Taylor's series approximation, Electronics letters, 2006, 379-380.
- [5] V. Kasemsuwan and T. Arthansiri, Current mode automatic gain control, Frequenz, 2008, 62(1-2), 25-29.
- [6] P. Prommee, Integrable CMOS-based current-mode sinusoidal frequency and peak detector, Circuits System Signal Processing, 2017, 36(12), 4937-4962.



- [7] N. Saxena and J.J. Clark, A four-quadrant CMOS analog multiplier for analog neural networks, *IEEE Journal of Solid State Circuits*, 1994, 29(6), 746-749.
- [8] N. Beyraghi and A. Khoei, CMOS implementation of a novel analog multiplier/divider to realize centroid strategy in defuzzifier block, *Journal of Intelligent and Fuzzy Systems*, 2015, 29, 2029-2038.
- [9] C. Toumarzou, F.J. Lidgey and D.G. Haigh, analogue IC design: the current-mode approach, *The Institution of Engineering and Technology*, London, England, 1990.
- [10] M.M. Maryan, S.J. Azhari and A. Ghanaatian, Low power FGMOS-based four-quadrant current multiplier circuits, *Analog Integrated Circuits and Signal Processing*, 2018, 95, 115-125.
- [11] A.N. Saatlo and S.S. Ozoguz, Design of a high-linear, high-precision analog multiplier, free from body effect, *Turkish Journal of Electrical Engineering and Computer Sciences*, 2016, 24, 820-832.
- [12] I. Aloui, N. Hassen and K. Besbes, Low-voltage low-power four-quadrant analog multiplier in current-mode, 18th International Conference on Sciences and Techniques of Automatic Control and Computer Engineering (STA 2017), *Proceeding*, 163-167.
- [13] I. Aloui, N. Hassen and K. Besbes, A CMOS current mode four quadrant analog multiplier free from mobility reduction, *AEU - International Journal of Electronics and Communications*, 2017, 82, 119-126.
- [14] T. Aghaei and A.N. Saatlo, On realization of a new high-precision and low-power CMOS analog multiplier circuit, *Elektrotehniški Vestnik*, 2018, 85(5), 248-254.
- [15] T. Arthansiri, V. Kasemsuwan and H.K. Ahn, A ± 1.5 V high frequency four quadrant current multiplier, *IEEE International Symposium on Circuits and Systems (ISCAS 2005)*, *Proceeding*, 2005, 1016-1019.
- [16] B. Ghanavati and A. Nowbakht, ± 1 V high frequency four quadrant current multiplier, *Electronics letters*, 2010, 46(14), 1-2.
- [17] I. Aloui, N. Hassen and K. Besbes, ± 0.75 V Four-quadrant analog multiplier in current mode, 15th International Multi-Conference on Systems, Signals & Devices (SSD 2018), *Proceeding*, 2018, 1045-1050.
- [18] U. Bansal, P. Masiwal, M. Yadav, M. Mohlia and N. Raj, Four-quadrant CMOS analog current multiplier using frequency compensation and 1.5 V supply, *Arabian Journal for Science and Engineering*, 2021, 46, 9849-9865.



- [19] R.B. dos Santos, G.A.F. Souza and L.A. Faria, A novel four-quadrant/one-quadrant multiplier circuit, *AEU - International Journal of Electronics and Communications*, 2021, 138, 153865.
- [20] A.J. Lopez-Martin, J. Ramirez-Angulo, R.G. Carvajal and J.M. Algueta, Compact class AB CMOS current mirror, *Electronics letters*, 2008, 44, 1335-1336.
- [21] J.M. Martinez-Heredia and A. Torralba, Enhanced source-degenerated CMOS differential transconductor, *Microelectronics Journal*, 2011, 42, 396-402.
- [22] C.A. De La Cruz-Blas, G. Thomas-Erviti, J.M. Algueta-Miguel and A. López-Martín, CMOS analogue current-mode multiplier/divider circuit operating in triode-saturation with bulk-driven techniques, *Integration*, 2017, 59, 243-246.
- [23] A. Diaz-Sanchez, J.C. Mateus-Ardila, G. Zamora-Mejia, A. Diaz-Armendariz, J.M. Rocha-Perez and L.A. Moreno-Coria, A four quadrant high-speed CMOS analog multiplier based on the flipped voltage follower cell, *AEU - International Journal of Electronics and Communications*, 2021, 130, 153582.